[發明專利]成膜方法和成膜裝置

有效

• 申請號: 201210199232.5
• 申請日: 2012-06-14
• 公開（公告）號: CN102828163A
• 公開（公告）日: 2012-12-19
• 發明（設計）人: 鈴木啟介;門永健太郎;森良孝
• 申請（專利權）人: 東京毅力科創株式會社
• 主分類號: C23C16/34
• 分類號: C23C16/34;C23C16/36;C23C16/455;H01L21/205
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 苗堃;金世煜

技術領域

本發明涉及在半導體晶片等被處理體上形成薄膜的成膜方法和成膜裝置。

本申請以2011年6月16日向日本專利局提出的日本專利申請號第2011-134623號和2012年4月6日提出的日本專利申請號第2012-087434號為基礎要求優先權的利益，其全部公開內容作為參照包含在本說明書中。

背景技術

通常，為了制造半導體集成電路，對由硅基板等構成的半導體晶片進行成膜處理、蝕刻處理、氧化處理、擴散處理、改質處理、自然氧化膜的除去處理等各種處理。這些處理可在一次處理1枚晶片的單枚式處理裝置或一次處理多枚晶片的成批式處理裝置中進行。例如用縱型的、所謂成批式的處理裝置進行這些處理時，首先，由能夠收納多枚例如25枚左右半導體晶片的晶圓匣，將半導體晶片移置到縱型的晶圓舟而多段地支撐在其上。

該晶圓舟例如根據晶片尺寸可載置30～150枚左右的晶片。該晶圓舟在從可排氣的處理容器的下方搬入（裝載）到該容器內后，處理容器內可維持氣密。然后，邊控制處理氣體的流量、工藝壓力、工藝溫度等各種工藝條件邊實施規定的熱處理。

在此，作為提高上述半導體集成電路的特性的重要因素之一，重要的是提高集成電路中的絕緣膜的特性。作為上述集成電路中的絕緣膜，通常使用SiO₂、PSG（Phospho?Silicate?Glass）、P（等離子體）-SiO、P（等離子體）-SiN、SOG（Spin?On?Glass）、Si₃N₄（硅氮化膜）等。而且，特別是硅氮化膜，絕緣特性比硅氧化膜良好，并且作為蝕刻阻止膜、層間絕緣膜也能充分發揮功能，所以有被廣泛使用的趨勢。

而且，最近以提高電路元件的特性為目的，強烈需要進一步的低介電常數化（Low-k化）以及對蝕刻的進一步的耐性提高。在這樣的狀況下，提出了如下的成膜方法：在縱型的所謂成批式縱型的處理裝置內，即使不將晶片暴露在那樣的高溫下也能夠進行目標處理，所以一邊間歇地供給原料氣體等一邊以原子水平每次1層～數層、或以分子水平每次1層～數層地反復成膜。這樣的成膜方法通常被稱為ALD（Atomic?Layer?Deposition）。

例如專利文獻1中，提出了使用遠程等離子體原子層蒸鍍法（RP-ALD）將氮化硅薄膜（SiN膜）和氮化硼膜（BN膜）交替多層地層疊而形成多層的層壓構造的膜的成膜方法。另外，專利文獻2中，還提出了利用熱處理向氮化硅膜中添加對提高蝕刻耐性有效的碳（C）以實現低介電常數化和蝕刻耐性的提高的SiCN膜基于ALD法的成膜方法。

現有技術文獻

專利文獻

專利文獻1：日本特開2004-047956號公報

專利文獻2：日本特開2008-227460號公報

專利文獻3：日本特開2006-287194號公報

發明內容

然而，上述的各種氮化硅系的絕緣膜雖相對于以往的硅氮化膜的絕緣膜低介電常數化且蝕刻耐性也優異，但仍沒有充分達到必要的特性。特別是，該絕緣膜對漏電流的特性不充分。

本發明是著眼于如上所述的問題，為了有效解決這些問題而發明的。本發明提供能夠形成實現了低介電常數化、濕式蝕刻耐性提高以及漏電流減少化的含硼、氮、硅和碳的薄膜（SiBCN膜）的成膜方法和成膜裝置。

根據本發明的一個實施方式，一種成膜方法，其特征在于，是向收納被處理體且可抽真空的處理容器內供給含硼氣體、氮化氣體、硅烷系氣體和烴氣體而在上述被處理體的表面形成含有硼、氮、硅和碳的薄膜的成膜方法，具有：第1工序，進行1次以上交替間歇地供給上述含硼氣體和上述氮化氣體的循環而形成BN膜；第2工序，進行1次以上間歇地供給上述硅烷系氣體、上述烴氣體和上述氮化氣體的循環而形成SiCN膜。

由此，能夠實現含硼、氮、硅和碳的薄膜（SiBCN膜）的低介電常數化、濕式蝕刻耐性的提高以及漏電流的減少化。

根據本發明的另一實施方式，一種成膜裝置，其特征在于，是用于對被處理體形成規定的薄膜的成膜裝置，具備可抽真空的縱型筒狀的處理容器、多段地保持上述被處理體且在上述處理容器內可插拔的保持單元、設置在上述處理容器的外周的加熱單元、向上述處理容器內供給硅烷系氣體的硅烷系氣體供給單元、向上述處理容器內供給氮化氣體的氮化氣體供給單元、向上述處理容器內供給含硼氣體的含硼氣體供給單元、向上述處理容器內供給烴氣體的烴氣體供給單元、和為了執行本發明的一個實施方式的上述成膜方法而進行控制的控制單元。