[發明專利]雙柵極橫向MOSFET

有效

• 申請號: 201210198959.1
• 申請日: 2012-06-14
• 公開（公告）號: CN103258846A
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 陳柏羽
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78;H01L21/28;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

技術領域

本發明一般地涉及半導體技術領域，更具體地來說涉及半導體器件及其形成方法。

背景技術

由于多種電子部件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的改進，導致半導體工業經歷了快速成長。通常，這種集成密度的改進源于縮小半導體工藝節點(例如，朝向小于20nm節點縮小工藝節點)。當半導體器件按比例減小時，需要新技術從一代到下一代維持電子部件的性能。例如，期望晶體管的低柵極-漏極電容和高擊穿電壓用于大功率應用。

隨著半導體技術的發展，金屬氧化物半導體場效應晶體管(MOSFET)廣泛用于當今的集成電路中。MOSFET是壓控器件。當控制電壓被施加至MOSFET的柵極并且控制電壓大于MOSFET的閾值時，在MOSFET的漏極和源極之間建立導電溝道。結果，電流在MOSFET的漏極和源極之間流動。另一方面，當控制電壓小于MOSFET的閾值時，MOSFET被相應地截止。

MOSFET可以包括兩個主要類型。一種是n溝道MOSFET；另一種是p溝道MOSFET。根據結構差異，MOSFET可以進一步分為三個子類型，平面MOSFET、橫向雙重擴散MOS(LDMOS)FET和垂直雙重擴散MOSFET。與其他MOSFET相比，LDMOS能夠實現每單位面積傳送更多電流，這是因為其不對稱結構在LDMOS的漏極和源極之間提供短溝道。

為了進一步改進LDMOS的性能，可以采用雙柵極結構以增加LDMOS的擊穿電壓和柵極電荷。然而，當半導體工藝節點保持縮小時，可能不存在容納雙柵極結構的空間。

發明內容

為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種半導體器件，包括：襯底，具有第一導電性；第一區域，具有第二導電性并形成在所述襯底上方；主體區，具有所述第一導電性并形成在所述第一區域中；隔離區，形成在所述第一區域中；第二區域，具有所述第二導電性并形成在所述第一區域中；第三區域，具有所述第二導電性并形成在所述第一區域中，其中，所述第三區域和所述第二區域形成在所述隔離區的相對兩側；第一介電層，形成在所述第一區域上方；第一柵極，形成在所述第一介電層上方；第二介電層，形成在所述第一柵極上方；以及第二柵極，形成在所述第二介電層上方。

在該半導體器件中，通過所述第二介電層隔離所述第一柵極和所述第二柵極。

在該半導體器件中，所述第一導電性是P型；以及所述第二導電性是N型。

該半導體器件進一步包括：側壁隔離件，形成在所述第二柵極和所述第三區域之間。

在該半導體器件中，所述第二區域是漏極；以及所述第三區域是源極。

在該半導體器件中，通過薄介電層隔離所述第二柵極和所述第三區域。

在該半導體器件中，所述主體區的摻雜密度在約10¹⁶/cm³到約5×10¹⁷/cm³的范圍內。

在該半導體器件中，所述第二區域和所述第三區域的摻雜密度在約10¹⁹/cm³到約5×10¹⁹/cm³的范圍內。

在該半導體器件中，所述第一區域是從所述襯底生長的外延層。

根據本發明的另一方面，提供了一種器件，包括：漂移區，具有第一導電類型并形成在襯底上方；隔離區，形成在所述漂移區中；漏極區，具有所述第一導電類型并形成在所述漂移區中；溝道區，具有第二導電類型并形成在所述漂移區中；源極區，具有所述第一導電類型并形成在所述溝道區中，其中，所述源極區和所述漏極區形成在所述隔離區的相對兩側；以及第一柵極和第二柵極，形成在所述源極區的附近，其中，所述第一柵極和第二柵極堆疊在一起并且通過介電層隔離。

在該器件中，所述第一導電類型是n型導電性；以及所述第二導電類型是p型導電性。

在該器件中，所述第一導電類型是p型導電性，以及所述第二導電類型是n型導電性。

該器件進一步包括：側壁隔離件，形成在所述第二柵極和所述源極區之間。

在該器件中，所述溝道區的摻雜密度在約10¹⁶/cm³到約5×10¹⁷/cm³范圍內。

在該器件中，所述漏極區和所述源極區的摻雜密度在約10¹⁹/cm³到約5×10¹⁹/cm³范圍內。