[發明專利]雙柵極橫向MOSFET

有效

• 申請號: 201210198959.1
• 申請日: 2012-06-14
• 公開（公告）號: CN103258846A
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 陳柏羽
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78;H01L21/28;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種半導體器件，包括：

襯底，具有第一導電性；

第一區域，具有第二導電性并形成在所述襯底上方；

主體區，具有所述第一導電性并形成在所述第一區域中；

隔離區，形成在所述第一區域中；

第二區域，具有所述第二導電性并形成在所述第一區域中；

第三區域，具有所述第二導電性并形成在所述第一區域中，其中，所述第三區域和所述第二區域形成在所述隔離區的相對兩側；

第一介電層，形成在所述第一區域上方；

第一柵極，形成在所述第一介電層上方；

第二介電層，形成在所述第一柵極上方；以及

第二柵極，形成在所述第二介電層上方。

2.根據權利要求1所述的半導體器件，其中，通過所述第二介電層隔離所述第一柵極和所述第二柵極。

3.根據權利要求1所述的半導體器件，其中：

所述第一導電性是P型；以及

所述第二導電性是N型。

4.根據權利要求1所述的半導體器件，進一步包括：側壁隔離件，形成在所述第二柵極和所述第三區域之間。

5.根據權利要求1所述的半導體器件，其中：

所述第二區域是漏極；以及

所述第三區域是源極。

6.根據權利要求1所述的半導體器件，其中，通過薄介電層隔離所述第二柵極和所述第三區域。

7.根據權利要求1所述的半導體器件，其中，所述主體區的摻雜密度在約10¹⁶/cm³到約5×10¹⁷/cm³的范圍內。

8.根據權利要求1所述的半導體器件，其中：

所述第二區域和所述第三區域的摻雜密度在約10¹⁹/cm³到約5×10¹⁹/cm³的范圍內。

9.一種器件，包括：

漂移區，具有第一導電類型并形成在襯底上方；

隔離區，形成在所述漂移區中；

漏極區，具有所述第一導電類型并形成在所述漂移區中；

溝道區，具有第二導電類型并形成在所述漂移區中；

源極區，具有所述第一導電類型并形成在所述溝道區中，其中，所述源極區和所述漏極區形成在所述隔離區的相對兩側；以及

第一柵極和第二柵極，形成在所述源極區的附近，其中，所述第一柵極和第二柵極堆疊在一起并且通過介電層隔離。

10.一種方法，包括：

提供具有第一導電類型的襯底；

在所述襯底上方生長具有第二導電類型的外延層；

在所述外延層中形成隔離區；

在所述外延層中形成具有所述第一導電類型的主體區；

注入具有所述第二導電類型的離子，以在所述外延層中形成漏極區；

注入具有所述第二導電類型的離子，以在所述主體區中形成源極區，其中，所述源極區和所述漏極區位于所述隔離區的相對兩側；以及

形成鄰近所述源極區的雙柵極結構。