[發明專利]一種應用于高頻PLL的片內上電復位檢測電路

有效

• 申請號: 201210198754.3
• 申請日: 2012-06-17
• 公開（公告）號: CN102710242A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 王覬婧;李峰;歐陽偉;徐學軍;羅可;杜偉章
• 申請（專利權）人: 湖南華寬通電子科技有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明屬于集成電路技術領域，具體設計電復位檢測電路，尤其適用于高頻PLL電路中的片內上電復位檢測電路。

背景技術

片內上電復位檢測電路非常適用于CMOS工藝的混合信號芯片。當對芯片系統加電時，由于板上電容原因，芯片內的電源電壓會從零緩慢上升到正常工作電壓。但對于芯片內的CMOS器件的任一MOS管，要工作只需要一個超過管子閾值的電壓，如果電源電壓沒有上升到芯片系統要求的正常工作電壓，就使電路開始工作很容易引起數字電路或存儲單元的誤差，造成系統運行錯誤；對于高頻PLL電路，如果在上電過程中，電荷泵由于鑒頻鑒相器產生錯誤的輸出信號而對電容進行充放電會將壓控振蕩器控制電壓信號置為一個固定電位，這樣很容易導致整個鎖相環環路失鎖，無法產生正常時鐘。所以研究一種新的片內上電復位檢測電路對于芯片相當重要。

發明內容

本發明為解決上述技術問題，提出一種適用于但不限定于高頻PLL的片內上電復位檢測電路。上電復位檢測電路在電源電壓未升高到設定值時，輸出一直為低電平；當電源電壓升高到設定值時，輸出置為高電平信號，使電路開始正常工作。當電源電壓達到正常電壓值時，輸出低電平，給出一個上電復位脈沖信號。由上電復位脈沖信號打開使能端，讓芯片內鎖相環開始工作。當電源電壓達到正常電壓值時，輸出低電平，給出一個上電復位脈沖信號，從而實現了上電復位檢測。具有易于實現，靜態功耗低的特點。對于避免對電源電壓上電敏感的高頻電路的簡便點，提供了新的解決方案。

本發明解決其技術問題所采用的技術方案是：提出一種適用于但不限定于高頻PLL的片內上電復位檢測電路，其特征是：包括上電延時電路和上電復位檢測電路，上電復位檢測電路在電源電壓未升高到設定值時，輸出一直為低電平，當電源電壓升高到設定值時，輸出置為高電平信號，使電路開始正常工作，當電源電壓達到正常電壓值時，輸出低電平，給出一個上電復位脈沖信號。上電復位檢測電路在電源電壓未升高到設定值時，輸出一直為低電平；當電源電壓升高到設定值時，輸出置為高電平信號，使電路開始正常工作。當電源電壓達到正常電壓值時，輸出低電平，給出一個上電復位脈沖信號。由上電復位脈沖信號打開使能端，讓芯片內鎖相環開始工作。當電源電壓達到正常電壓值時，輸出低電平，給出一個上電復位脈沖信號，從而實現了上電復位檢測。具有易于實現，靜態功耗低的特點。對于避免對電源電壓上電敏感的高頻電路的簡便點。

其還在于當片外電源開始上電時，片內電源VDD+和VDD-由相同pin腳同時充電，經過上電延時電路產生上電速度不同的兩個電壓IN+和IN-，IN+、IN-電位不同由于上電速度不同會產生交叉點。

其還在于采用電阻、電容和PMOS管組成延時電路，加入PMOS管加大上電延時，在同等延時條件下可降低電阻及電容值。

其還在于采用多級級聯的方式，使用小尺寸電阻電容值實現大電阻電容的延時效果。

其還在于上電結束時，IN-電壓固定為一個低于電源電壓值，IN+電壓固定為電源電壓。

其還在于當IN-電位高于IN+電位時，POR_OUT輸出為低電平；當IN+電位高于IN-電位時，POR_OUT輸出為高電平；當片內電壓充電完成后，IN+電位等于片內電源電壓，?POR_OUT輸出為低電平，完成上電復位檢測。

其還在于采用小電流比較器、反相器、單端共源級放大器組成上電復位檢測電路，上電結束時電路處于低功耗狀態。

其還在于隨著上電電壓變化，比較器輸入管處于不同的導通狀態，實現上電檢測復位效果。

其還在于由于在不同溫度、電壓以及制造產生的偏差，上電延時電路產生的延時會不同，但由于比較器的增益足夠大，上電復位檢測電路仍然可以實現上電檢測并復位功能。

與現有技術相比，本發明具有以下有益效果：

（1）使用高增益比較器，保證在芯片上電未達到要求電壓時，輸出信號一直置零。

（2）使用的上電復位檢測電路可以通過設置輸入管不同的工作區，來實現完全上電后輸出電平置零，靜態功耗很小。

（3）對于對電源電壓上電敏感的高頻電路的簡便點避免，提供了新的解決方案。

附圖說明

圖1是本發明的上電延時電路示意圖。

圖2是本發明的上電復位檢測電路示意圖。

圖3是使用本發明應用的一種高頻PLL的片內上電復位檢測電路結構示意框圖。

具體實施方式

下面結合附圖和實施例對本發明進一步說明。