[發(fā)明專利]一種應(yīng)用于高頻PLL的片內(nèi)上電復(fù)位檢測電路

有效

• 申請?zhí)枺?/td>: 201210198754.3
• 申請日: 2012-06-17
• 公開（公告）號: CN102710242A
• 公開（公告）日: 2012-10-03
• 發(fā)明（設(shè)計）人: 王覬婧;李峰;歐陽偉;徐學(xué)軍;羅可;杜偉章
• 申請（專利權(quán)）人: 湖南華寬通電子科技有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種應(yīng)用于高頻PLL的片內(nèi)上電復(fù)位檢測電路，其特征是：包括上電延時電路和上電復(fù)位檢測電路，上電復(fù)位檢測電路在電源電壓未升高到設(shè)定值時，輸出一直為低電平，當(dāng)電源電壓升高到設(shè)定值時，輸出置為高電平信號，使電路開始正常工作，當(dāng)電源電壓達(dá)到正常電壓值時，輸出低電平，給出一個上電復(fù)位脈沖信號。

2.根據(jù)權(quán)利要求1所述的應(yīng)用于高頻PLL的片內(nèi)上電復(fù)位檢測電路，其特征是：當(dāng)片外電源開始上電時，片內(nèi)電源VDD+和VDD-由相同pin腳同時充電，經(jīng)過上電延時電路產(chǎn)生上電速度不同的兩個電壓IN+和IN-，IN+、IN-電位不同由于上電速度不同產(chǎn)生交叉點(diǎn)。

3.根據(jù)權(quán)利要求2所述的應(yīng)用于高頻PLL的片內(nèi)上電復(fù)位檢測電路，其特征是：采用電阻、電容和PMOS管組成延時電路，加入PMOS管加大上電延時，在同等延時條件下降低電阻及電容值。

4.?根據(jù)權(quán)利要求2所述的應(yīng)用于高頻PLL的片內(nèi)上電復(fù)位檢測電路，其特征是：采用多級級聯(lián)的方式，使用小尺寸電阻電容值實(shí)現(xiàn)大電阻電容的延時效果。

5.?根據(jù)權(quán)利要求2所述的上電延時電路，其特征是：上電結(jié)束時，IN-電壓固定為一個低于電源電壓值，IN+電壓固定為電源電壓。

6.?根據(jù)權(quán)利要求1所述的應(yīng)用于高頻PLL的片內(nèi)上電復(fù)位檢測電路，其特征是：當(dāng)IN-電位高于IN+電位時，POR_OUT輸出為低電平；當(dāng)IN+電位高于IN-電位時，POR_OUT輸出為高電平；當(dāng)片內(nèi)電壓充電完成后，IN+電位等于片內(nèi)電源電壓，?POR_OUT輸出為低電平，完成上電復(fù)位檢測。

7.?根據(jù)權(quán)利要求6所述的應(yīng)用于高頻PLL的片內(nèi)上電復(fù)位檢測電路，其特征是：采用小電流比較器、反相器和單端共源級放大器組成上電復(fù)位檢測電路，上電結(jié)束時電路處于低功耗狀態(tài)。

8.?根據(jù)權(quán)利要求7所述的應(yīng)用于高頻PLL的片內(nèi)上電復(fù)位檢測電路，其特征是：隨著上電電壓變化，比較器輸入管處于不同的導(dǎo)通狀態(tài)，實(shí)現(xiàn)上電檢測復(fù)位效果。

9.?根據(jù)權(quán)利要求6所述的應(yīng)用于高頻PLL的片內(nèi)上電復(fù)位檢測電路，其特征是：在不同溫度、電壓以及制造產(chǎn)生的偏差時，上電延時電路產(chǎn)生的延時不同。

10.?根據(jù)權(quán)利要求7或者8所述的應(yīng)用于高頻PLL的片內(nèi)上電復(fù)位檢測電路，其特征是：比較器的增益使得上電復(fù)位檢測電路實(shí)現(xiàn)上電檢測并復(fù)位功能。