[發明專利]一種低觸發電壓的可控硅靜電放電保護結構

有效

• 申請號: 201210196986.5
• 申請日: 2012-06-14
• 公開（公告）號: CN102693980A
• 公開（公告）日: 2012-09-26
• 發明（設計）人: 李飛鳴
• 申請（專利權）人: 上海貝嶺股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 上海兆豐知識產權代理事務所(有限合伙) 31241
• 代理人: 章蔚強

技術領域

本發明涉及一種半導體器件結構，尤其涉及一種低觸發電壓的可控硅（SCR）靜電放電保護結構。

背景技術

靜電放電(ESD)對CMOS（Complementary?Metal?Oxide?Semiconductor，互補金屬氧化物半導體）集成電路的可靠性構成了很大威脅。在目前廣泛使用的ESD保護電路中，可控硅(SCR)結構具有很好的大電流特性。如圖1所示，是常用的SCR結構示意圖，在P型襯底上有相鄰的N阱及P阱，P阱中的P型注入區、P阱中的N型注入區、N阱中的P型注入區和N阱中的N型注入區組成了PNPN半導體結構，I/O?PAD為器件的第一輸入端，GND為器件的第二輸入端。如圖2所示，為圖1所示SCR保護結構的等效電路圖，其結構包含一個寄生PNP三極管Q1，一個寄生NPN三極管Q2，以及寄生電阻R1、R2。圖1所示的SCR保護結構的觸發電壓為P阱和N阱所形成PN結的雪崩擊穿電壓。一般情況下P阱和N阱的摻雜濃度較低，觸發電壓通常大于幾十伏。在這種情況下，有可能SCR保護結構還未開啟，CMOS集成電路的內部電路就被ESD放電損壞。

為了降低SCR保護結構的觸發電壓，圖3所示的是一種改進的SCR保護結構—低壓觸發的SCR(Low-Voltage?Triggered?SCR，簡稱LVTSCR).在正向的ESD脈沖下（即I/O?PAD為正電位，GND為零電位），P阱中由兩個N型注入區、柵氧化層、和多晶硅柵極組成的NMOS（N型金屬氧化物半導體）管會首先發生雪崩擊穿，并導致寄生的PNP三極管和寄生的NPN三極管開啟和泄放ESD電流.而在反向的ESD脈沖下（即I/O?PAD為負電位，GND為零電位），整個LVTSCR器件表現為一個正偏的二極管特性。由于LVTSCR的觸發電壓為器件內的NMOS管的雪崩擊穿電壓，LVTSCR保護結構的觸發電壓遠遠小于圖1中所示的SCR保護結構.

但是，實際應用表明，LVTSCR器件的失效部位絕大多數是在發生雪崩擊穿的NMOS管上。NMOS管雖然降低了整個LVTSCR保護結構的觸發電壓，但是它的ESD水平限制了LVTSCR保護結構的ESD防護水平。圖3中NMOS管的漏極通過N阱與第一輸入端I/O?PAD相連，由于在正向的ESD放電時（即I/O?PAD為正電位，GND為零電位），除了前述的PNPN電流泄放通路外，NMOS管下方的N型注入區、P阱和Ｎ型注入區所形成的寄生NPN三極管也是ESD電流的泄放通路，由于通常整個器件的寬度較大（約100微米），N阱的電阻的阻值不足以限制流過NMOS管下方的寄生NPN三極管的電流，即NPN管的電流泄放能力不如PNPN結構，因此最先損壞的是上述的NMOS管。

發明內容

本發明的目的在于克服現有技術的缺陷而提供一種低觸發電壓的可控硅靜電放電保護結構，能充分發揮SCR結構具有的大電流特性和保護能力，提供一個較高的ESD防護水平。

實現上述目的的技術方案是：

一種低觸發電壓的可控硅靜電放電保護結構，包括P型襯底，在該P型襯底上包括有相鄰的N阱和P阱，在所述的N阱內包括有第一N型注入區和第一P型注入區，在所述的P阱內包括有第二N型注入區、第三N型注入區和第二P型注入區，在所述第二N型注入區和第三N型注入區之間的表面包括有柵氧化層，在該柵氧化層的表面包括有多晶硅柵極，其中，所述第一N型注入區和第一P型注入區均與第一輸入端相連；所述第三N型注入區、第二P型注入區和多晶硅柵極均與第二輸入端相連；

所述可控硅靜電放電保護結構還包括一電阻，所述第二N型注入區通過該電阻與第一輸入端相連。

本發明的有益效果是：本發明提出的靜電放電保護結構與現有的LVTSCR不同之處在于其中的NMOS管的漏極(P阱中的第二N型注入區)與第一輸入端是通過一個電阻相連，通過適當選擇此電阻的阻值，可以限制流過NMOS管下方的寄生NPN三極管的電流，以防止此三極管在ESD放電時的損壞。在此條件下，本發明提出的SCR靜電放電保護結構的電流泄放能力完全由PNPN結構決定，因此能充分發揮SCR結構具有的大電流特性和保護能力，提供一個較高的ESD防護水平。

附圖說明

圖1是現有的SCR靜電放電保護結構的結構示意圖；

圖2為圖1的SCR靜電放電保護結構的等效電路圖；

圖3為現有的LVTSCR靜電放電保護結構的結構示意圖；

圖4為本發明的低觸發電壓的可控硅靜電放電保護結構的結構示意圖。

具體實施方式