[發明專利]在基底中制作多個溝槽的方法

無效

• 申請號: 201210195844.7
• 申請日: 2012-06-14
• 公開（公告）號: CN103489773A
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 陳逸男;徐文吉;葉紹文;劉獻文
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;H01L21/306
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 張浴月;張志杰

技術領域

本發明涉及溝槽的制作方法，且特別涉及在基底中制作多個溝槽的方法。

背景技術

集成電路的制作方式一般包括蝕刻、薄膜沉積等工藝，其中蝕刻工藝例如是在基底或是其上的膜層中蝕刻出多個溝槽，然后，可于溝槽中沉積薄膜以形成有源或無源元件（例如，動態隨機存取存儲器中的溝槽型電容器）。

當需于基底上形成開口大小不同的多個溝槽時，可于基底上形成一具有多個開口的圖案化掩模層，其中這些開口的尺寸彼此不同。之后，以圖案化掩模層為掩模蝕刻基底，以于基底中形成開口大小不同的多個溝槽。然而，這些開口大小不同的溝槽的深度也彼此不同。這是因為在蝕刻工藝中，圖案化掩模層的開口的尺寸較小者，蝕刻氣體較不易通過且蝕刻副產物較難擴散出去，因此，尺寸較小的開口所對應的區域蝕刻速度較尺寸較大的開口所對應的區域慢（亦即，負載效應，loading?effect）。

然而，深度不同的溝槽對于后續工藝會有許多不良的影響，因此，如何提高蝕刻工藝所形成的溝槽的深度的均勻性是目前亟待克服的問題。

發明內容

有鑒于此，為解決現有技術的缺陷，本發明一實施例提供一種在基底中制作多個溝槽的方法，包括：提供一基底；于基底上形成一第一掩模層，第一掩模層具有至少一第一開口以及至少一第二開口，其中第二開口大于第一開口，且第一開口與第二開口皆暴露出基底；形成一覆蓋第二開口的第二掩模層；以第一掩模層與第二掩模層為掩模進行一第一蝕刻工藝，以于第一開口下方的基底中形成一第一溝槽；移除第二掩模層；形成一覆蓋第一開口的第三掩模層；以第一掩模層與第三掩模層為掩模進行一第二蝕刻工藝，以于第二開口下方的基底中形成一第二溝槽；以及移除第三掩模層。

本發明是利用不同的掩模組合分別進行較大溝槽與較小溝槽的蝕刻工藝，以于個別的蝕刻工藝中借由控制蝕刻時間、蝕刻劑等蝕刻條件，使個別形成的較大溝槽與較小溝槽具有相近的深度，進而有效提高溝槽深度的均勻性。

附圖說明

圖1A～1I示出本發明一實施例的在基底中制作多個溝槽的工藝剖面圖。

圖2A～2F示出本發明一實施例的在基底中制作多個溝槽的工藝剖面圖。

110~基底；

112~第一溝槽；

114~第二溝槽；

120、120a~緩沖層；

130~第一掩模層；

130a、140a~掩模材料層；

140~圖案化掩模層；

150~圖案化光阻層；

152、154~開口；

160~第二掩模層；

162、172~抗反射涂層；

164、174~感光材料層；

170~第三掩模層；

D1、D2~深度；

OP1~第一開口；

OP2第二開口；

V~過蝕刻溝槽；

W1、W2、W3、W4、W5、W6~寬度。

具體實施方式

以下將詳細說明本發明實施例的制作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論的特定實施例僅為制造與使用本發明的特定方式，非用以限制本發明的范圍。此外，在不同實施例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間具有任何關聯性。再者，當述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。在附圖中，實施例的形狀或是厚度可能擴大，以簡化或是突顯其特征。再者，圖中未示出或描述的元件，可為所屬技術領域中普通技術人員所知的任意形式。

圖1A～1I示出本發明一實施例的在基底中制作多個溝槽的工藝剖面圖。請參照圖1A，提供一基底110。基底110的材質例如為硅、鍺、硅鍺、砷化鎵、硅/硅鍺、絕緣層上硅（silicon-on-insulators）、或是其他適合的半導體材料。

接著，選擇性地（optionally）于基底110上形成一緩沖層120a。緩沖層120a的材質例如為有機或無機的抗反射材料。然后，于緩沖層120a上形成一掩模材料層130a。掩模材料層130a的材質例如為金屬（例如鎢）、硼硅酸玻璃、或硅化鈦。