[發(fā)明專利]減少晶圓電弧放電的方法、晶圓結(jié)構(gòu)和集成電路制造方法

在審

• 申請?zhí)枺?/td>: 201210191446.8
• 申請日: 2012-06-11
• 公開（公告）號: CN102709254A
• 公開（公告）日: 2012-10-03
• 發(fā)明（設(shè)計(jì)）人: 黎坡;孔蔚然
• 申請（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00;H01L23/31
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 鄭瑋

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種減少晶圓電弧放電的方法、晶圓結(jié)構(gòu)以及采用了該減少晶圓電弧放電的方法的集成電路制造方法。

背景技術(shù)

晶圓電弧放電（Wafer?Arcing）放電是在集成電路制造過程中出現(xiàn)的一種不期望出現(xiàn)的現(xiàn)象。電介質(zhì)刻蝕引起的晶圓電弧放電的根本原因是等離子體不穩(wěn)定所引起的晶圓上的水平直流電壓降。

晶圓電弧放電會對晶圓造成很多缺陷。例如，圖1示意性地示出了晶圓電弧放電，其中標(biāo)號1標(biāo)示了晶圓電弧放電的區(qū)域。

由于晶圓電弧放電所導(dǎo)致的一種缺陷包括由于晶圓電弧放電而損害的隔離的測試鍵結(jié)構(gòu)。

關(guān)于晶圓電弧放電的細(xì)節(jié)可進(jìn)一步參考Shawming?Ma、Neil?Hanabusa、Brad?Mays等人在IEEE上發(fā)表的論文“Backend?Dielectric?Etch?Induced?Wafer?Arcing?Mechanism?and?Solution”（0-7803-7747-8/03?2003，IEEE，178-181頁）。

雖然現(xiàn)有技術(shù)已經(jīng)采用了一些措施來防止晶圓電弧放電的產(chǎn)生，但是在晶圓的一些區(qū)域中仍然會出現(xiàn)晶圓電弧放電。

由于晶圓電弧放電的副作用，因此希望提供一種能夠減少晶圓電弧放電的方法。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠減少晶圓電弧放電的方法、以及采用了該減少晶圓電弧放電的方法的集成電路制造方法。

根據(jù)本發(fā)明的第一方面，提供了一種減少晶圓電弧放電的方法，所述晶圓包括環(huán)繞芯片的密封環(huán)，所述密封環(huán)用于保護(hù)晶圓中的芯片內(nèi)部電路、防止劃片損傷；所述密封環(huán)中布置了開口，從而不形成密閉的環(huán)，由此通過密封環(huán)中開口的布置來使得所述密封環(huán)不對晶圓電弧放電進(jìn)行傳播。

優(yōu)選地，在上述減少晶圓電弧放電的方法中，所述密封環(huán)包括通過填充了金屬的通孔而相互連接的頂層金屬和下層金屬。

優(yōu)選地，在上述減少晶圓電弧放電的方法中，所述頂層金屬中布置了開口第一開口，所述下層金屬中布置了第二開口，并且，所述頂層金屬的所述第一開口和所述下層金屬的所述第二開口之間沒有布置填充了金屬的通孔。

根據(jù)本發(fā)明的第二方面，提供了一種晶圓結(jié)構(gòu)，其包括環(huán)繞芯片的密封環(huán)，所述密封環(huán)用于保護(hù)晶圓中的芯片內(nèi)部電路、防止劃片損傷；并且，所述密封環(huán)中布置了開口，從而不形成密閉的環(huán)，由此通過密封環(huán)中開口的布置來使得所述密封環(huán)不對晶圓電弧放電進(jìn)行傳播。

優(yōu)選地，在上述晶圓結(jié)構(gòu)中，所述密封環(huán)包括通過填充了金屬的通孔而相互連接的頂層金屬和下層金屬。

優(yōu)選地，在上述晶圓結(jié)構(gòu)中，所述頂層金屬中布置了開口第一開口，所述下層金屬中布置了第二開口，并且，所述頂層金屬的所述第一開口和所述下層金屬的所述第二開口之間沒有布置填充了金屬的通孔。

根據(jù)本發(fā)明的第三方面，提供了一種采用了根據(jù)本發(fā)明第一方面所述的減少晶圓電弧放電的方法的集成電路制造方法。

根據(jù)本發(fā)明，通過在密封環(huán)中布置開口從而使密封環(huán)不形成密閉的環(huán)，以使所述密封環(huán)不對晶圓電弧放電進(jìn)行傳播，來減少晶圓電弧放電傳播所造成的晶圓損害。

附圖說明

結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中：

圖1示意性地示出了晶圓電弧放電。

圖2示意性地示出了密封環(huán)（Seal?Ring）。

圖3示意性地示出了密封環(huán)的截面結(jié)構(gòu)。

圖4示意性地示出了現(xiàn)有技術(shù)中的密封環(huán)的結(jié)構(gòu)的示意圖。

圖5示意性地示出了現(xiàn)有技術(shù)中的密封環(huán)處發(fā)生的電弧放電的示意圖。

圖6示意性地示出了根據(jù)本發(fā)明實(shí)施例的密封環(huán)的示意圖。

圖7示意性地示出了根據(jù)本發(fā)明實(shí)施例的密封環(huán)的局部示意圖。

需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號。

具體實(shí)施方式

為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。

圖2示意性地示出了密封環(huán)的結(jié)構(gòu)。

一般地說，晶圓都包括環(huán)繞芯片MC(Main?Chip)的密封環(huán)R1。并且，在晶圓中，密封環(huán)R1用于保護(hù)芯片MC內(nèi)部電路、防止劃片損傷。此外，密封環(huán)R1還可以用于防止對芯片MC的污染以及防止?jié)駳膺M(jìn)入芯片MC。