[發(fā)明專利]通過合金鍵合在背柵接負(fù)電壓的SOI/MOS器件結(jié)構(gòu)及制造方法

有效

• 申請?zhí)枺?/td>: 201210190941.7
• 申請日: 2012-06-11
• 公開（公告）號: CN102683419A
• 公開（公告）日: 2012-09-19
• 發(fā)明（設(shè)計(jì)）人: 周昕杰;羅靜;陳嘉鵬;王棟;洪根深
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第五十八研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 無錫市大為專利商標(biāo)事務(wù)所 32104
• 代理人: 殷紅梅

1.?通過合金鍵合在背柵接負(fù)電壓的SOI/MOS器件結(jié)構(gòu)，其特征是，包括：二氧化硅埋氧化層（2）位于背部硅襯底（1）上，二氧化硅埋氧化層（2）上設(shè)有硅體區(qū)（3）、MOS器件的單晶硅源/漏區(qū)域（5）、二氧化硅隔離的場區(qū)（4），MOS器件的單晶硅源/漏區(qū)域（5）位于硅體區(qū)（3）的周圍，二氧化硅隔離的場區(qū)（4）位于MOS器件的單晶硅源/漏區(qū)域（5）周圍；在硅體區(qū)（3）上覆蓋有MOS器件的二氧化硅柵介質(zhì)層（6），所述MOS器件的二氧化硅柵介質(zhì)層（6）上覆蓋有MOS器件的多晶硅柵（7），在MOS器件的單晶硅源/漏區(qū)域（5）和MOS器件的多晶硅柵（7）上設(shè)有鎢合金通孔（9），所述鎢合金通孔（9）將MOS器件的有源區(qū)與鋁金屬互連線（8）連接；在MOS器件表面覆蓋二氧化硅鈍化層（10），在所述背部硅襯底（1）的背部具有合金鍵合形成的合金接觸層（11），接觸層（11）通過鋁金屬互連線（8）與外部提供的負(fù)電壓相連，為背部硅襯底提供有效的電壓。

2.通過合金鍵合在背柵接負(fù)電壓的SOI/MOS器件的制造方法，其特征是，首先在背部硅襯底（1）上形成二氧化硅埋氧化層（2），在二氧化硅埋氧化層（2）上形成硅體區(qū)（3）和二氧化硅隔離的場區(qū)（4）；然后，在硅體區(qū)（3）上通過氧化，形成二氧化硅柵介質(zhì)層(6)；在二氧化硅柵介質(zhì)層（6）上淀積多晶硅柵（7）；接著，通過離子注入手段，在體區(qū)（3）周圍形成MOS器件的單晶硅源/漏區(qū)域（5），一個基本的MOS器件就形成了；然后，在形成的MOS器件表面淀積二氧化硅形成二氧化硅鈍化層（10）；接著，為形成連接，通過刻蝕和淀積工藝，形成鎢合金通孔(9)；再利用鋁金屬互聯(lián)線（8）將鎢合金通孔（9）與有效的電壓進(jìn)行連接；再次淀積，生成二氧化硅鈍化層（10）；最后，在形成的MOS結(jié)構(gòu)背柵處即所述背部硅襯底（1）的背部通過合金鍵合形成接觸層（11）。