[發明專利]通過負電荷泵在背柵接負電壓的SOI/MOS器件結構及制造方法

有效

• 申請號: 201210190910.1
• 申請日: 2012-06-11
• 公開（公告）號: CN102709296A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 周昕杰;羅靜;陳嘉鵬;王棟;洪根深
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/762;H01L21/84
• 代理公司: 無錫市大為專利商標事務所 32104
• 代理人: 殷紅梅

技術領域

本發明涉及SOI/MOS器件抗輻射加固技術，具體是一種通過負電荷泵在背柵接負電壓的SOI/MOS器件結構及制造方法。

背景技術

SOI技術指的是在絕緣層上形成具有一定厚度的單晶半導體硅薄膜層的材料備制技術及在薄膜層上制造半導體器件的工藝技術。該技術可以實現完全的介質隔離，與用P-N結隔離的體硅器件相比，具有無閂鎖、高速度、低功耗、集成度高、耐高溫、耐輻射等優點。

根據SOI硅膜厚度可以將SOI器件分為厚膜器件和薄膜器件。對于厚膜SOI器件而言，當SOI硅膜厚度大于兩倍的最大耗盡寬度時，被稱為部分耗盡器件；對于薄膜SOI器件，當硅膜的厚度小于最大耗盡寬度時，稱為全耗盡器件。

在SOI技術中，器件被制作在頂層很薄的硅膜中，器件與襯底之間由一層埋氧化層隔開。正是這種結構使得SOI/?MOS器件具有功耗低等眾多優點，比傳統的體硅MOS工藝相比，更適合于高性能的ULSI和VLSI電路。其優點主要包括：

1、無閂鎖效應。SOI/MOS器件中由于介質隔離結構的存在，因此沒有到襯底的電流通道，閂鎖效應的通路被切斷，并且各器件間在物理上和電學上相互隔離，改善了電路的可靠性。

2、結構簡單，工藝簡單，集成密度高。SOI/MOS器件結構簡單，不需要備制體硅MOS電路的阱等復雜隔離工藝，器件最小間隔僅僅取決于光刻和刻蝕技術的限制，集成密度大幅提高。SOI/MOS器件還特別適合在同一芯片上集成高壓和低壓電路，因此具有很高的芯片面積利用率和性價比。

3、寄生電容小，工作速度快。體硅MOS器件的主要電容為管子源漏區以及源/漏擴散區域和襯底之間的電容，其隨襯底的摻雜濃度增加而增加，這將增大電路的負載電容，影響電路的工作速度；在SOI/MOS器件中，由于埋氧化層的存在，源漏區和襯底無法形成PN結，寄生PN結電容消失，取而代之的是隱埋氧化層電容，該電容正比于電容材料的介電常數，其值遠小于體硅中源漏區與襯底的PN結寄生電容，并且不受等比例縮小的影響。

4、低功耗。SOI/MOS器件的功耗由靜態功耗和動態功耗兩個部分組成，SOI器件具有陡直的亞閾值斜率，接近理想水平，因此泄漏電流很小，靜態功耗很低；由于SOI/MOS器件具有比體硅器件更小的結電容和連線電容，因此同樣的工作速度下，動態功耗也大大降低。

從抗輻射角度分析，由于SOI工藝MOS器件在埋氧化層上方形成的，與體硅相比，減小了形成單粒子翻轉效應的敏感體積，所以抗單粒子效應的能力大大的增強。但當器件持續受到電離輻射（如X射線、γ射線等）時，會產生總劑量輻射效應。對于SOI工藝而言，由于埋氧介質層的存在，使得在輻射條件下，在二氧化硅介質中電離產生一定數量的電子-空穴對。遷移率較大的電子大部分溢出，有一部分電子與空穴對復合，大部分空穴在正電場的作用下向SiO2/Si界面運輸，且有一部分被界面處SiO2一側的缺陷俘獲，形成界面態。這樣的正電荷堆積會引起器件背部也形成一個源/漏的通道，且不受前柵的控制，引起背柵閾值電壓漂移效應和背柵開啟效應，最終影響器件的性能。

目前國際上對SOI背柵效應的加固多采用兩種方式：1、利用工藝加固手段。如低溫工藝、氮氧化硅柵介質、降低埋氧化層氧注入劑量并同時進行氮注入，以加入負電荷復合中心。2、采用特殊的SOI/MOS器件結構。在埋氧化層上做一層屏蔽層，屏蔽背柵效應對前柵的影響。

發明內容

本發明的目的是克服現有技術中存在的不足，提供一種通過負電荷泵在背柵接負電壓的SOI/MOS器件結構及制造方法，通過電路設計的方法改善背柵效應。

按照本發明提供的技術方案，所述通過負電荷泵在背柵接負電壓的SOI/MOS器件結構，其特征是，包括：二氧化硅埋氧化層位于背部硅襯底上，二氧化硅埋氧化層上設有硅體區、負電荷泵輸出器件的單晶硅源/漏區、二氧化硅隔離的場區，負電荷泵輸出器件的單晶硅源/漏區位于硅體區的周圍，二氧化硅隔離的場區位于負電荷泵輸出器件的單晶硅源/漏區周圍；在硅體區上覆蓋有負電荷泵輸出器件的二氧化硅柵介質層，所述負電荷泵輸出器件的二氧化硅柵介質層上覆蓋有負電荷泵輸出器件的多晶硅柵，在負電荷泵輸出器件的單晶硅源/漏區和負電荷泵輸出器件的多晶硅柵上設有鎢合金通孔，貫穿二氧化硅隔離的場區、二氧化硅埋氧化層直到背部硅襯底也設有鎢合金通孔，所述鎢合金通孔將器件的有源區與鋁金屬互連線連接；在器件表面覆蓋二氧化硅鈍化層；負電壓從負電荷泵的輸出器件的單晶硅源/漏區，經過鎢合金通孔以及鋁金屬互連線，加在背部硅襯底上。