[發(fā)明專利]三維集成電路的制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210189854.X
• 申請(qǐng)日: 2012-06-08
• 公開（公告）號(hào): CN103021960A
• 公開（公告）日: 2013-04-03
• 發(fā)明（設(shè)計(jì)）人: 林俊成;吳文進(jìn);施應(yīng)慶;洪瑞斌;盧思維;鄭心圃;余振華
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L21/98
• 分類號(hào): H01L21/98
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;孫征

技術(shù)領(lǐng)域

本發(fā)明一般地涉及半導(dǎo)體領(lǐng)域，更具體地來說，涉及一種三維集成電路的制造方法。

背景技術(shù)

半導(dǎo)體行業(yè)由于各種電子元件（例如，晶體管、二極管、電阻器、電容器等）集成密度的改進(jìn)而經(jīng)歷了快速增長(zhǎng)。在極大程度上，這種集成密的改進(jìn)源于半導(dǎo)體工藝節(jié)點(diǎn)的縮小（例如，朝向低于20nm的節(jié)點(diǎn)縮小工藝節(jié)點(diǎn)）。由于近來對(duì)微型化、更高的速度和更大的帶寬、以及更低的功耗和延遲的需求增加，所以增加了對(duì)更小和更有創(chuàng)造性的半導(dǎo)體管芯封裝技術(shù)的需求。

隨著半導(dǎo)體技術(shù)的發(fā)展，作為有效選擇，已經(jīng)出現(xiàn)了基于多芯片晶圓級(jí)封裝的半導(dǎo)體器件，從而進(jìn)一步減小了半導(dǎo)體芯片的實(shí)際尺寸。在基于晶圓級(jí)封裝的半導(dǎo)體器件中，在不同的晶圓上制造有源電路，例如，邏輯電路、存儲(chǔ)器電路、處理器電路等，采用拾取與放置技術(shù)，將每個(gè)晶圓管芯堆疊在另一個(gè)晶圓管芯的頂部上?？梢酝ㄟ^采用多芯片半導(dǎo)體器件實(shí)現(xiàn)更高的密度。此外，多管芯半導(dǎo)體器件可以實(shí)現(xiàn)更小的外形尺寸、成本效益、提高的性能和更低的功耗。

三維（3D）集成電路（IC）可以包括頂部有源電路層、底部有源電路層和多個(gè)中間層。在3D?IC中，兩個(gè)管芯可以通過多個(gè)微凸塊接合在一起，并且通過多個(gè)襯底通孔彼此電連接。微凸塊和襯底通孔提供了在3D?IC的垂直軸上的電氣互連。結(jié)果，兩個(gè)半導(dǎo)體管芯之間的信號(hào)路徑短于傳統(tǒng)的3D?IC，在該傳統(tǒng)的3D?IC中，采用諸如基于引線接合的芯片堆疊封裝的互連技術(shù)將不同的管芯接合在一起。3D?IC可以包括各種堆疊在一起的半導(dǎo)體管芯。在晶圓切割以前，封裝多個(gè)半導(dǎo)體管芯。晶圓級(jí)封裝技術(shù)具有一些的優(yōu)點(diǎn)。晶圓級(jí)封裝多個(gè)半導(dǎo)體管芯的一個(gè)有利特征是多芯片晶圓級(jí)封裝技術(shù)可以降低制造成本。基于晶圓級(jí)封裝的多芯片半導(dǎo)體器件的另一個(gè)有利特征是通過采用微凸塊和襯底通孔降低寄生損失（parasitic?loss）。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中所存在的技術(shù)問題，根據(jù)本發(fā)明的一方面，提供了一種方法，包括：提供疊層，其中，將多個(gè)半導(dǎo)體管芯安裝在晶圓的第一面上方；模塑料層形成在所述晶圓的所述第一面上方，其中，所述多個(gè)半導(dǎo)體管芯內(nèi)嵌在所述模塑料層中；薄化所述晶圓的第二面直到暴露多個(gè)通孔；將疊層附接至帶框；以及切割所述疊層，從而將所述疊層分成多個(gè)獨(dú)立封裝件。

該方法進(jìn)一步包括：將第一底部填充層形成在所述晶圓和所述多個(gè)半導(dǎo)體管芯之間。

該方法進(jìn)一步包括：將所述多個(gè)通孔形成在所述晶圓中；將多個(gè)第一凸塊形成在所述晶圓的所述第一面上方；以及將第一再分布層形成在所述晶圓的所述第一面上方。

在該方法中，所述多個(gè)半導(dǎo)體管芯通過所述多個(gè)第一凸塊和所述第一再分布層連接至所述晶圓。

該方法進(jìn)一步包括：將多個(gè)第二凸塊形成在所述晶圓的所述第二面上方；以及將第二再分布層形成在所述晶圓的所述第二面上方。

該方法進(jìn)一步包括：將所述帶框與每個(gè)獨(dú)立封裝件分離。

該方法進(jìn)一步包括：將所述獨(dú)立封裝件附接至所述襯底上。

該方法進(jìn)一步包括：將保護(hù)層形成在所述模塑料層的外邊緣和所述疊層的外邊緣之間。

根據(jù)本發(fā)明的另一方面，提供了一種方法，包括：提供疊層，其中，將多個(gè)半導(dǎo)體管芯安裝在晶圓的第一面上方，其中，所述晶圓包括多個(gè)通孔；將模塑料層形成在所述晶圓的所述第一面上方，其中，將所述多個(gè)半導(dǎo)體管芯內(nèi)嵌在所述第一模塑料層中；擴(kuò)展所述模塑料層，以覆蓋所述晶圓的外邊緣；薄化所述晶圓的第二面，從而暴露所述多個(gè)通孔；將所述疊層附接至帶框；以及切割所述疊層，從而將所述疊層分成多個(gè)獨(dú)立封裝件。

該方法進(jìn)一步包括：將所述帶框與每個(gè)獨(dú)立封裝件分離，以及將獨(dú)立封裝件附接至襯底。

該方法進(jìn)一步包括：將第一底部填充層形成在所述晶圓和所述多個(gè)半導(dǎo)體管芯之間；以及將第二底部填充層形成在所述獨(dú)立封裝件和所述襯底之間。

該方法進(jìn)一步包括：清洗所述獨(dú)立封裝件的表面；以及清洗所述晶圓的所述外邊緣。

該方法進(jìn)一步包括：化學(xué)拋光所述晶圓的所述第二面；將第二再分布層形成在所述晶圓的所述第二面上方；以及將多個(gè)凸塊形成在所述晶圓的所述第二面上方。

該方法進(jìn)一步包括：將第一再分布層形成在所述晶圓的所述第一面上方；以及將電連接至所述第一再分布層的多個(gè)凸塊形成在所述晶圓的所述第一面上方。