[發明專利]一種薄膜晶體管和陣列基板及其制造方法

在審

• 申請號: 201210189705.3
• 申請日: 2012-06-08
• 公開（公告）號: CN103489918A
• 公開（公告）日: 2014-01-01
• 發明（設計）人: 孫雙
• 申請（專利權）人: 京東方科技集團股份有限公司
• 主分類號: H01L29/786
• 分類號: H01L29/786;H01L29/45;H01L27/12;H01L21/77
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 韓國勝

1.一種薄膜晶體管，包括基板和依次覆蓋在基板上的柵極、柵極絕緣層、半導體層、保護層、歐姆接觸層、源電極和漏電極，其特征在于，半導體層上方的保護層有兩個過孔，過孔處的半導體層覆蓋有歐姆接觸層；所述源電極和漏電極通過過孔處的歐姆接觸層與所述半導體層連接。

2.如權利要求1所述的薄膜晶體管，其特征在于，所述柵極、柵極絕緣層和半導體層的形狀一致。

3.如權利要求1或2所述的薄膜晶體管，其特征在于，所述源電極、漏電極與所述歐姆接觸層的形狀一致。

4.一種陣列基板，其特征在于，包括如權利要求1～3任一項所述的薄膜晶體管，還包括鈍化層、像素電極、柵線和數據線，所述像素電極與所述漏電極連接，所述柵線與所述柵極連接；所述數據線與所述源電極連接。

5.一種陣列基板的制造方法，其特征在于，包括如下步驟：

S1、在基板上形成包括柵線、柵極、柵極絕緣層和半導體層的圖形；

S2、形成保護層的圖形，所述保護層在與所述半導體層相對的位置形成有兩個過孔；

S3、形成包括歐姆接觸層、數據線、源電極、漏電極的圖形，其中，所述過孔處的半導體層上形成有歐姆接觸層；所述源電極和漏電極與所述歐姆接觸層連接；

S4、形成鈍化層的圖形，其中所述鈍化層包括柵線接口過孔和數據線接口過孔的圖形；

S5、形成像素電極的圖形。

6.如權利要求5所述的陣列基板的制造方法，其特征在于，所述步驟S1具體包括：

S101、在基板上依次形成柵極金屬薄膜、柵極絕緣層薄膜和半導體層薄膜；

S102、形成一層光刻膠；

S103、采用灰度掩模或半色調掩摸工藝進行曝光顯影，使柵極區域的光刻膠完全保留，柵線區域的光刻膠部分保留，其余部分的光刻膠完全去除；

S104、經過多步刻蝕形成包括柵線、柵極、柵極絕緣層和半導體層的圖形，剝離掉剩余的光刻膠。

7.如權利要求5所述的陣列基板的制造方法，其特征在于，所述步驟S2具體包括：

S201、在完成步驟S1的基板上形成一層保護層薄膜；

S202、形成一層光刻膠；

S203、采用普通掩模工藝進行曝光顯影，使保護層上過孔位置的光刻膠完全去除，其余部分的光刻膠完全保留；

S204、采用干刻工藝刻蝕掉光刻膠完全去除區域的保護層，形成保護層過孔；剝離掉剩余的光刻膠。

8.如權利要求5所述的陣列基板的制造方法，其特征在于，所述步驟S3具體包括：

S301、在完成步驟S2的基板上連續形成摻雜半導體薄膜和漏源金屬薄膜；

S302、形成一層光刻膠；

S303、采用普通掩模工藝進行曝光顯影，使數據線、源電極和漏電極區域的光刻膠完全保留；其余部分的光刻膠完全去除；

S304、采用干刻工藝刻蝕掉光刻膠完全去除區域的漏源金屬薄膜和摻雜半導體薄膜，形成包括歐姆接觸層、數據線、源電極、漏電極的圖形；剝離掉剩余的光刻膠。

9.如權利要求5所述的陣列基板的制造方法，其特征在于，所述步驟S4具體包括：

S401、在完成步驟S3的基板上形成鈍化層薄膜；

S402、形成一層光刻膠；

S403、采用普通掩模工藝進行曝光顯影，使柵線接口過孔、數據線接口過孔和像素電極區域的光刻膠完全去除，其余部分的光刻膠完全保留；

S404、采用干刻工藝刻蝕掉光刻膠完全去除區域的鈍化層薄膜，形成鈍化層的圖形，所述鈍化層包括柵線接口過孔和數據線接口過孔的圖形。

10.如權利要求9所述的陣列基板的制造方法，其特征在于，所述步驟S5具體為：

在完成步驟S404的基板上形成一層透明導電薄膜，采用離地剝離工藝去除光刻膠，附著在光刻膠上的透明導電薄膜也一起被去除，形成像素電極的圖形。