[發明專利]一種鋁金屬線的制作方法

有效

• 申請號: 201210186603.6
• 申請日: 2012-06-07
• 公開（公告）號: CN103474390A
• 公開（公告）日: 2013-12-25
• 發明（設計）人: 趙強
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;C23C16/44
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 常亮

技術領域

本發明涉及半導體制造領域，特別是涉及一種鋁金屬連線的制作方法。

背景技術

在集成電路(integrated?circuit,IC)制造中，集成電路芯片內部采用金屬薄膜引線來傳導電流，這種傳導電流的金屬薄膜引線稱作互連線。鋁在20°C時具有2.65uΩ-cm的低電阻率，但比金、銀的電阻率稍高；然而銀容易腐蝕，在硅和二氧化硅中有高的擴散率，限制了銀用于集成電路制造；金和銀比鋁昂貴，而且在氧化膜上的附著性不好；鋁很容易和氧化硅反應，加熱形成氧化鋁，這促進了氧化硅和鋁之間的附著，而且鋁能夠輕易沉積在硅片上。基于以上的原因在集成電路器件的制造中，通常用鋁作為各個器件之間的互連線。

圖1為現有技術中形成鋁金屬線的方法流程圖，圖2至圖3為圖1所示方法的流程的剖面結構示意圖，現有技術的形成鋁互連線結構的方法為:參考圖2，S1：粘合層沉積工藝：在襯底110上沉積形成粘合層120，其為鈦層、氮化鈦層或者鈦層和氮化鈦層的復合結構；S2：鋁金屬層沉積工藝：在粘合層120上沉積形成鋁層130；S3：抗反射膜沉積工藝：在鋁層130上沉積形成抗反射層140，該抗反射層140也為鈦層、氮化鈦層或者鈦層和氮化鈦層的復合結構。

參考圖3，S4：金屬線刻蝕工藝：在所述上層阻擋層140上進行光刻，在上層阻擋層140上形成圖案(圖中未示)，之后進行刻蝕工藝，去除多余的粘合層120、鋁層130和抗反射層140，形成鋁互連線131。S5：電介質層沉積工藝：在表面沉積一層電介質層150，該電介質層150為氧化硅層。

然而該金屬線制作工藝使用在0.18um、0.13um或者更小的線寬工藝中時，會帶來如下的問題，由于鋁線本身的線寬和相互之間的間距越來越小，導致電介質層沉積之后，鋁金屬連線出現凹凸不平的現象，即在光刻形成金屬線條之后，其中金屬鋁的晶粒變大。這種增大的晶粒容易導致金屬線的形變，使金屬線電阻異常，嚴重時會導致金屬連線短路。

因此有必要對現有的金屬線制作工藝提出改進，以克服現有技術中的不足之處。

發明內容

有鑒于此，本發明提出了一種鋁金屬線的制作方法，該制作方法通過改善粘合層的沉積密度和方向，同時減小電介質層沉積時的應力，來達到改善鋁金屬線的成型品質。

根據本發明的目的提出的一種鋁金屬線的制作方法，包括粘合層沉積工藝、鋁金屬層沉積工藝、抗反射膜沉積工藝、鋁金屬線刻蝕工藝以及電介質層沉積工藝，所述粘合層沉積工藝包括以離子化金屬工藝在襯底上沉積鈦層，并在沉積過程中，對沉積表面施加一方向控制電場，使鈦層晶粒的沉積方向一致。

優選的，所述離子化金屬工藝的參數包括：壓力10毫托-30毫托，直流電功率5500瓦至6500瓦，氬氣離子氣體流量30sccm-40sccm，溫度30度-100度。

優選的，所述方向控制電場的電場方向為豎直方向，使所述鈦層晶粒呈豎條狀排列。

優選的，所述粘合層沉積工藝進一步包括在該鈦層上制備氮化鈦的工藝，在離子化金屬工藝沉積鈦層之后，利用物理氣相沉積工藝或化學氣相沉積工藝在該鈦層上制作所述氮化鈦層。

優選的，所述鋁金屬層沉積工藝采用物理氣相沉積工藝制作。

優選的，所述抗反射層沉積工藝采用物理氣相沉積工藝制作。

優選的，所述電介質沉積工藝采用分階段的等離子體增強方法，在上述的鋁金屬線上沉積一層二氧化硅層。

優選的，所述分階段的等離子體增強方法包括：以第一等離子體變頻功率進行電介質層沉積的填充階段，以相對第一等離子變頻功率較高的第二等離子變頻功率進行電介質層沉積的覆蓋階段，所述第一等離子體變頻功率滿足電介質層在沉積時，對鋁金屬線側壁上的橫向應力不足以破壞該鋁金屬線上的晶粒排布。

優選的，所述第一等離子體變頻功率為450瓦-500瓦。

優選的，所述第二等離子體變頻功率為600瓦-700瓦。

上述的制作方法通過在沉積鈦層時，使用離子化金屬工藝配合外部控制電場，控制鈦晶粒的沉積方向和沉積密度；通過在沉積電介質層時，使用分階段的沉積工藝分別針對不同的沉積階段選用不同的沉積等離子體變頻功率，使電介質層在沉積過程中的應力減少到不足以破壞鋁金屬線，從而提高了鋁金屬線的成型品質。

附圖說明