[發明專利]一種掩膜版及套刻精度的測量方法

有效

• 申請號: 201210183489.1
• 申請日: 2012-06-05
• 公開（公告）號: CN103454852A
• 公開（公告）日: 2013-12-18
• 發明（設計）人: 舒強;黃宜斌
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G03F1/42
• 分類號: G03F1/42;G03F7/20;G03F9/00;H01L21/66
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術領域

本發明涉及集成電路制造領域，特別涉及一種掩膜版及套刻精度的測量方法。

背景技術

集成電路的生產制造是將一系列的電路圖采用適當的方法映射到多個材料層中，而每層之間是有著必然的物理關聯。那么，每一層就必須達到和前層在一定范圍內的對準，即層間套刻精度（inter-field?overlay），同時，每層在曝光后具有多個曝光單元，每個曝光單元之間的關系，即曝光單元間的套刻精度（intra-field?overlay）同樣能夠影響產品的質量。隨著大規模集成電路工藝的發展，特征尺寸（CD）縮小到32nm節點以及更小時，套刻精度（overlay）逐漸成為限制工藝發展的瓶頸，通常，能否控制第三層通孔（contact）和第二層多晶硅（poly），第二層多晶硅和第一層的有源區（active?area）的層間套刻精度是一個很大的挑戰，顯然的，首層曝光單元間的套刻精度的優劣將更直接的影響后續各層的曝光單元間的套刻精度，進而將會很大程度上影響集成電路的生產，決定著產品的良率。

在傳統的套刻精度測量過程中，第一層是不進行測量的，即第一層的曝光單元間的套刻精度如何是不得而知，如圖1所示，在第一層曝光S100之后會繼續進行第二層曝光S101，之后進行測量第二層與第一層的層間套刻精度S102，之間沒有曝光單元間的套刻精度的測量過程。其實，由于作為首層，也缺少具有標記的前層/或標記來進行第一層曝光單元間的套刻精度的測量。也就是說，其第一層布局質量的優劣完全依賴于曝光機的本身精度，在曝光過后是沒辦法進行測量得到的。顯然，這種依賴完全是在“賭博”，不具備令人信服的可靠性。可見，如何有效掌控曝光后的第一層的曝光單元間的套刻精度，即單個單元（byshot）的縮放率（mag），偏移量（shift）和旋轉度（rotation）等，還是一個巨大的挑戰，同時也是一個必須要盡早解決的問題，能否較好的解決這一問題，將很大程度上決定產品的質量，同時將會減少成本投入。

發明內容

本發明的目的在于提供一種掩膜版及套刻精度的測量方法，以解決現有技術中第一層在曝光后曝光單元間的套刻精度不可控的問題。

為解決上述技術問題，本發明提供一種掩膜版，包括：

圖案區及外圍區；

所述外圍區具有用于對準的多個第一標記A及多個第二標記B，其中，第一標記A與第二標記B具有不同的尺寸。

進一步的，對于所述的掩膜版，所述第一標記A和第二標記B的數量各為2個。

進一步的，對于所述的掩膜版，所述第一標記A和第二標記B沿順時針排列順序為AABB。

進一步的，對于所述的掩膜版，所述第一標記A和第二標記B的數量各為4個。

進一步的，對于所述的掩膜版，所述第一標記A和第二標記B沿順時針排列順序為ABABABAB。

進一步的，對于所述的掩膜版，所述第一標記A和第二標記B的形狀均為矩形。

本發明提供一種套刻精度的測量方法，其特征在于，包括：

利用如上所述的掩膜版對晶圓進行第一層曝光，形成多個曝光單元，其中，相鄰兩個曝光單元具有如下狀態：一個曝光單元的第一標記A與另一個曝光單元的第二標記B嵌套；

測量嵌套的第一標記A和第二標記B之間的關系，以獲取第一層的曝光單元間的套刻精度。

進一步的，對于所述的套刻精度的測量方法，所述嵌套的第一標記A和第二標記B之間的關系包括：橫向偏移差異、縱向偏移差異、橫向縮放差異、縱向縮放差異及旋轉差異中的一種或多種。

進一步的，對于所述的套刻精度的測量方法，還包括：將所述第一層的曝光單元間的套刻精度上傳至先進過程控制系統。

進一步的，對于所述的套刻精度的測量方法，將所述第一層的曝光單元間的套刻精度上傳至先進過程控制系統后，還包括如下步驟：

對經過第一層曝光工藝的晶圓進行第二層曝光工藝；

測量第二層曝光工藝與第一層曝光工藝的層間套刻精度。

與現有技術相比，在本發明提供的掩膜版及套刻精度的測量方法中，其外圍區具有多個第一標記A和第二標記B，如此在整個晶圓曝光完成后，每個曝光單元的外圍區會相交，從而一個曝光單元的第一標記A和第二標記B會分別于相鄰曝光單元的第二標記B和第一標記A進行嵌套，在此基礎上測量相嵌套的第一標記A和第二標記B的關系，可以確定第一層的曝光單元間的套刻精度，從而較好的把握產品的初始狀況。