[發(fā)明專利]阻障堆疊結構及形成阻障堆疊結構的方法無效
| 申請?zhí)枺?/td> | 201210183309.X | 申請日: | 2012-06-05 |
| 公開(公告)號: | CN103456678A | 公開(公告)日: | 2013-12-18 |
| 發(fā)明(設計)人: | 柯孟綜 | 申請(專利權)人: | 旺宏電子股份有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L23/532 |
| 代理公司: | 北京中原華和知識產(chǎn)權代理有限責任公司 11019 | 代理人: | 壽寧;張華輝 |
| 地址: | 中國臺灣新竹*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 阻障 堆疊 結構 形成 方法 | ||
技術領域
本發(fā)明涉及一種半導體結構及半導體工藝,特別是涉及一種阻障堆疊結構及形成阻障堆疊結構的方法。
背景技術
隨著集成電路的元件尺寸縮小,金屬內(nèi)連線結構中的接觸窗深寬比(aspect?ratio)也隨之日趨提高,如此造成維持局部連線品質的困難度增加。目前的阻障層結構(barrier?structure)所包括的材料例如是鈦/氮化鈦(Ti/TiN)、鉭/氮化鉭(Ta/TaN)及氮化鎢(WN)等。這些材料是采用物理氣相沉積法(physical?vapor?deposition,PVD)(例如,離子金屬等離子體PVD、濺鍍等)以及化學氣相沉積法(chemical?vapor?deposition,CVD)(例如,等離子體增強型CVD、金屬有機CVD等)來沉積。特別是,TiN層已被廣泛用于半導體的工藝中做為“擴散阻障層”,也就是,此TiN層是設置于兩層金屬層之間或是兩層半導體層之間,以避免交互混合或不期望的交互作用,但仍可以讓電流流通。
其中,TiN層可以是由兩次沉積而成,例如依序使用金屬有機化學氣相沉積法(Metal-organic?chemical?vapor?deposition,MOCVD)以及使用搭配四氯化鈦(TiCl4)氣體的CVD形成第一氮化鈦層/第二氮化鈦層(MOCVD?TiN/CVD?TiCl4-TiN)堆疊。然而,由于MOCVD?TiN層的結構屬于結晶態(tài)薄膜(crystallized?film),特別是MOCVD?TiN層的厚度趨近納米等級時,當形成CVD?TiCl4-TiN層時,TiCl4氣體很容易穿透MOCVD?TiN層而與Ti層反應,使CVD?TiCl4-TiN層產(chǎn)生表面氣泡缺陷(surface?bubble?defect)或火山缺陷(volcano?defect),導致金屬內(nèi)連線結構的缺拴塞(plug?missing),進而影響集成電路的元件可靠度。
由此可見,上述現(xiàn)有的阻障堆疊結構及形成阻障堆疊結構的方法在產(chǎn)品結構、方法與使用上,顯然仍存在有不便與缺陷,而亟待加以進一步改進。為了解決上述存在的問題,相關廠商莫不費盡心思來謀求解決之道,但長久以來一直未見適用的設計被發(fā)展完成,而一般產(chǎn)品及方法又沒有適切的結構及方法能夠解決上述問題,此顯然是相關業(yè)者急欲解決的問題。因此如何能創(chuàng)設一種新的阻障堆疊結構及形成阻障堆疊結構的方法,實屬當前重要研發(fā)課題之一,亦成為當前業(yè)界極需改進的目標。
發(fā)明內(nèi)容
本發(fā)明的目的在于,克服現(xiàn)有的阻障堆疊結構及形成阻障堆疊結構的方法存在的缺陷,而提供一種新的阻障堆疊結構及形成阻障堆疊結構的方法,所要解決的技術問題是使其可以避免使阻障堆疊結構的最外表面產(chǎn)生缺陷,以得到更有效的阻障堆疊結構,非常適于實用。
本發(fā)明的目的及解決其技術問題是采用以下技術方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種形成阻障堆疊結構的方法,包含:提供一基板;以一第一氣相沉積工藝形成一導體層于該基板上;以一第二氣相沉積工藝形成一第一非晶質薄膜于該導體層上;對該第一非晶質薄膜進行一改質工藝,以將該第一非晶質薄膜改質為一第一阻障層,該第一阻障層包括一第二非晶質薄膜及一晶體化薄膜,其中該晶體化薄膜位于該第二非晶質薄膜的上表面;以及以一化學氣相沉積工藝形成一第二阻障層于該第一阻障層上。
本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。
前述的形成阻障堆疊結構的方法,其中所述的導體層包括一鈦層,該第一阻障層包括一第一氮化鈦層,該第二阻障層包括一第二氮化鈦層。
前述的形成阻障堆疊結構的方法,其中所述的晶體化薄膜的厚度大于該第二非晶質薄膜的厚度。
前述的形成阻障堆疊結構的方法,其中所述的導體層的厚度介于10埃至1000埃之間。
前述的形成阻障堆疊結構的方法,其中所述的第一阻障層的厚度介于1埃至75埃之間。
前述的形成阻障堆疊結構的方法,其中所述的第二非晶質薄膜的厚度介于0.1埃至30埃之間。
前述的形成阻障堆疊結構的方法,其中所述的第二阻障層的厚度介于10埃至100埃之間。
前述的形成阻障堆疊結構的方法,其中所述的第一氣相沉積工藝為一離子化金屬等離子體物理氣相沉積工藝或一自離子化金屬等離子體物理氣相沉積工藝。
前述的形成阻障堆疊結構的方法,其中所述的第二氣相沉積工藝為一自離子化金屬等離子體物理氣相沉積工藝。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于旺宏電子股份有限公司,未經(jīng)旺宏電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210183309.X/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





