[發(fā)明專利]SiGe源/漏區(qū)制造方法

有效

• 申請?zhí)枺?/td>: 201210183117.9
• 申請日: 2012-06-05
• 公開（公告）號: CN103456637A
• 公開（公告）日: 2013-12-18
• 發(fā)明（設(shè)計(jì)）人: 劉佳磊
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/265
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時(shí)云

1.一種SiGe源/漏區(qū)制造方法，其特征在于，包括：

提供一襯底，所述襯底上形成有器件密集區(qū)與器件稀疏區(qū)；

在所述襯底上方形成圖案化的掩膜層，所述圖案化的掩膜層暴露出所述器件密集區(qū)的各個(gè)源/漏區(qū)；

以所述圖案化的掩膜層為掩膜，對所述器件密集區(qū)的各個(gè)源/漏區(qū)進(jìn)行摻雜離子注入；

去除所述圖案化的掩膜層，并刻蝕所述器件密集區(qū)與器件稀疏區(qū)的源/漏區(qū)的襯底，形成源/漏區(qū)凹槽；

在所述器件密集區(qū)與器件稀疏區(qū)的源/漏區(qū)凹槽中沉積或外延生長SiGe，形成SiGe源/漏區(qū)。

2.如權(quán)利要求1所述的SiGe源/漏區(qū)制造方法，其特征在于，所述圖案化的掩膜層包括光阻層、SiO₂及SiN中的至少一種。

3.如權(quán)利要求1所述的SiGe源/漏區(qū)制造方法，其特征在于，所述摻雜離子包括P、B、BF₂、As、Ge、Ar、C、O、N、F、Si、??S及Cl中的至少一種。

4.如權(quán)利要求1或3所述的SiGe源/漏區(qū)制造方法，其特征在于，所述摻雜離子注入的能量為1KeV~5000KeV，劑量為1e10/cm²~1e22/cm²。

5.如權(quán)利要求1所述的SiGe源/漏區(qū)制造方法，其特征在于，還包括：在所述摻雜離子注入之后，對所述襯底進(jìn)行退火處理。

6.如權(quán)利要求1所述的SiGe源/漏區(qū)制造方法，其特征在于，對所述襯底進(jìn)行退火處理的氣體包括N₂，Ar，He及H₂中的至少一種。

7.如權(quán)利要求5或6所述的SiGe源/漏區(qū)制造方法，其特征在于，對所述襯底進(jìn)行退火處理的溫度為100℃~1400℃。

8.如權(quán)利要求1所述的SiGe源/漏區(qū)制造方法，其特征在于，采用干法刻蝕或濕法刻蝕的方法刻蝕所述器件密集區(qū)與器件稀疏區(qū)的源/漏區(qū)的襯底，形成源/漏區(qū)凹槽。

9.如權(quán)利要求1所述的SiGe源/漏區(qū)制造方法，其特征在于，所述源/漏區(qū)凹槽的深度為1nm~500nm。

10.如權(quán)利要求1所述的SiGe源/漏區(qū)制造方法，其特征在于，在源/漏區(qū)凹槽中沉積SiGe的方法為CVD、PVD、MBE或ALD。

11.如權(quán)利要求1或10所述的SiGe源/漏區(qū)制造方法，其特征在于，在源/漏區(qū)凹槽中沉積SiGe的溫度為0℃~1400℃。