[發(fā)明專利]SiGe源/漏區(qū)制造方法有效
| 申請?zhí)枺?/td> | 201210183117.9 | 申請日： | 2012-06-05 |
| 公開（公告）號： | CN103456637A | 公開（公告）日： | 2013-12-18 |
| 發(fā)明（設計）人： | 劉佳磊 | 申請（專利權）人： | 中芯國際集成電路制造（上海）有限公司 |
| 主分類號： | H01L21/336 | 分類號： | H01L21/336;H01L21/265 |
| 代理公司： | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人： | 屈蘅;李時云 |
| 地址： | 201203 *** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | sige 制造 方法 | ||
1.一種SiGe源/漏區(qū)制造方法，其特征在于，包括：
提供一襯底，所述襯底上形成有器件密集區(qū)與器件稀疏區(qū)；
在所述襯底上方形成圖案化的掩膜層，所述圖案化的掩膜層暴露出所述器件密集區(qū)的各個源/漏區(qū)；
以所述圖案化的掩膜層為掩膜，對所述器件密集區(qū)的各個源/漏區(qū)進行摻雜離子注入；
去除所述圖案化的掩膜層，并刻蝕所述器件密集區(qū)與器件稀疏區(qū)的源/漏區(qū)的襯底，形成源/漏區(qū)凹槽；
在所述器件密集區(qū)與器件稀疏區(qū)的源/漏區(qū)凹槽中沉積或外延生長SiGe，形成SiGe源/漏區(qū)。
2.如權利要求1所述的SiGe源/漏區(qū)制造方法，其特征在于，所述圖案化的掩膜層包括光阻層、SiO2及SiN中的至少一種。
3.如權利要求1所述的SiGe源/漏區(qū)制造方法，其特征在于，所述摻雜離子包括P、B、BF2、As、Ge、Ar、C、O、N、F、Si、??S及Cl中的至少一種。
4.如權利要求1或3所述的SiGe源/漏區(qū)制造方法，其特征在于，所述摻雜離子注入的能量為1KeV~5000KeV，劑量為1e10/cm2~1e22/cm2。
5.如權利要求1所述的SiGe源/漏區(qū)制造方法，其特征在于，還包括：在所述摻雜離子注入之后，對所述襯底進行退火處理。
6.如權利要求1所述的SiGe源/漏區(qū)制造方法，其特征在于，對所述襯底進行退火處理的氣體包括N2，Ar，He及H2中的至少一種。
7.如權利要求5或6所述的SiGe源/漏區(qū)制造方法，其特征在于，對所述襯底進行退火處理的溫度為100℃~1400℃。
8.如權利要求1所述的SiGe源/漏區(qū)制造方法，其特征在于，采用干法刻蝕或濕法刻蝕的方法刻蝕所述器件密集區(qū)與器件稀疏區(qū)的源/漏區(qū)的襯底，形成源/漏區(qū)凹槽。
9.如權利要求1所述的SiGe源/漏區(qū)制造方法，其特征在于，所述源/漏區(qū)凹槽的深度為1nm~500nm。
10.如權利要求1所述的SiGe源/漏區(qū)制造方法，其特征在于，在源/漏區(qū)凹槽中沉積SiGe的方法為CVD、PVD、MBE或ALD。
11.如權利要求1或10所述的SiGe源/漏區(qū)制造方法，其特征在于，在源/漏區(qū)凹槽中沉積SiGe的溫度為0℃~1400℃。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造（上海）有限公司，未經中芯國際集成電路制造（上海）有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210183117.9/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
