[發明專利]一種適用于片上網絡系統的鏈路層容錯電路設計

有效

• 申請號: 201210179489.4
• 申請日: 2012-06-04
• 公開（公告）號: CN102724115A
• 公開（公告）日: 2012-10-10
• 發明（設計）人: 韓軍;房達斌;李輝楷;曾曉洋
• 申請（專利權）人: 復旦大學
• 主分類號: H04L12/56
• 分類號: H04L12/56
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于集成電路設計技術領域，具體涉及到一種適用于片上網絡系統的鏈路層容錯電路設計。

背景技術

隨著半導體工藝的不斷發展和SoC(system-on-chip)技術的不斷完善,SoC中所包含的IP核數目不斷增加。基于共享總線互連機制的傳統SoC通信體系結構將遇到無法逾越的障礙,主要表現在以下幾方面:可擴展性差、平均通信效率低、單一時鐘同步。因此,現有的SoC總線正在被NoC片上網絡結構所取代。但是隨著特征尺寸的越來越小，工藝偏差及材料缺陷將變得越來越明顯，加上芯片使用年限，鏈路層的連線經常出現不可恢復的永久性失效，從而導致整個芯片失效。處理這種問題的常用方法是容錯路由和冗余連線。容錯路由完全丟棄失效的鏈路，在其他路徑上重組路由數據包，這將不可避免地引起網絡擁塞以及增加包的延時。冗余連線方法簡單，但需要增加連線的數量。本設計提出了在不增加冗余連線的情況下對數據包進行重組，進行分離傳輸，提高鏈路層的利用率。

發明內容

本發明的目的在于提供一種適用于片上網絡系統的鏈路層容錯電路，從而提高系統的可靠性。

本發明提供的適用于片上網絡系統的鏈路層容錯電路，其基本框圖如圖2所示，每個節點分為東、西、南、北及本地共5個方向。東、西、南、北4個方向上，數據鏈路的主要部件包括：數據鏈路接收端link_rx、輸入端buffer緩沖器?、路由計算部件rc、仲裁器、數據鏈路發送端link_tx；本地方向的數據鏈路包括：數據鏈路接收端link_rx、本地節點接收lp_buf(localprocessor_buffer)緩沖器、路由計算部件rc、仲裁器、數據鏈路發送端link_tx?。?

該系統的工作過程如下：數據鏈路接收端link_rx接收鏈路的數據，存進輸入端的buffer緩沖器，經過路由計算部件rc計算，確定路由方向，在輸出端口各發送數據經過仲裁器仲裁，依次經mux選擇器輸出，通過鏈路發送端link_tx發送到鏈路中；若路由目的地為本地節點，則數據鏈路接收端link_rx接收鏈路的數據后，將此數據存入本地節點lp_buf緩沖器中。?

本發明的鏈路層容錯電路設計，在輸入端及本地節點接收端引入了專門的buffer緩沖器，在鏈路兩端引入了發送和接收電路。即數據鏈路接收端link_rx，發送端link_tx，輸入端buffer緩沖器，本地節點lp_buf緩沖器。

很多容錯設計在鏈路層數據連線出現永久性錯誤時將整個鏈路丟棄，將數據包進行“繞道”，不可避免地引起其它鏈路的擁塞，而且可能會產生死鎖效應。本發明的優點是充分利用了系統鏈路中有效的數據連線，盡可能地提高系統鏈路的利用率。

附圖說明

圖1??數據幀頭格式。

圖2??片上網絡系統的基本框圖。

圖3??接收端buffer緩沖器結構圖。

圖4??本地節點接收端lp_buf緩沖器結構圖。

圖5??接收端buffer緩沖器工作示意圖。

圖6??本地節點接收端lp_buf工作示意圖。

圖7??鏈路發送端/接收端結構圖。

圖8??鏈路發送端/接收端工作示意圖。

具體實施方式

數據幀頭格式如圖1所示，[31:26]位表示數據包的長度；[26:21]和[20:15]位分別表示目的節點和源節點的yx坐標，其中高3位表示y坐標，低3位表示x坐標；[14]位為0表示正常傳輸，數據幀寬度為32位，[14]位為1表示分離傳輸，數據包重組，數據幀寬度為28位。

在使用芯片前先測試有沒有鏈路出現失效，若無失效的話則按照確定的xy路由算法對包進行發送、接收，數據包先沿x方向傳輸，再沿y方向傳輸；若出現失效的話則將相應鏈路失效的標志寫入路由器相應的標志寄存器中，數據包傳輸到此失效鏈路前對包進行重組。