[發明專利]一種適用于片上網絡系統的鏈路層容錯電路設計

有效

• 申請號: 201210179489.4
• 申請日: 2012-06-04
• 公開（公告）號: CN102724115A
• 公開（公告）日: 2012-10-10
• 發明（設計）人: 韓軍;房達斌;李輝楷;曾曉洋
• 申請（專利權）人: 復旦大學
• 主分類號: H04L12/56
• 分類號: H04L12/56
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

1.一種適用于片上網絡系統的鏈路層容錯電路，其特征在于：節點分為東、西、南、北及本地共5個方向；在東、西、南、北4個方向上，數據鏈路部件包括：數據鏈路接收端link_rx、輸入端buffer緩沖器?、路由計算部件rc、仲裁器、數據鏈路發送端link_tx；本地方向的數據鏈路包括：數據鏈路接收端link_rx、本地節點接收lp_buf緩沖器、路由計算部件rc、仲裁器、數據鏈路發送端link_tx?；?????

????其中，對于東、西、南、北4個方向上，數據鏈路接收端link_rx接收鏈路的數據，存進輸入端的buffer緩沖器，經過路由計算部件rc計算，確定路由方向，在輸出端口各發送數據經過仲裁器仲裁，依次經mux選擇器輸出，通過鏈路發送端link_tx發送到鏈路中；若路由目的地為本地節點，數據鏈路接收端link_rx接收鏈路的數據后，將此數據存入本地節點lp_buf緩沖器中。?

2.根據權利要求1所述的適用于片上網絡系統的鏈路層容錯電路，其特征在于：所述接收端buffer緩沖器，由深度為7字長為32的先入先出緩沖器FIFO、7個4位寬的D寄存器和1個2選1選擇器mux組成；寫入的32位數據除連接至FIFO外，其低4位連接至第一個4位寬D寄存器，該寄存器輸出連接至第二個D寄存器，依此類推，7個4位寬的D寄存器組成的28位寬數據與從FIFO讀出的32位寬數據在信號split_counter的選擇下進行輸出；接收數據時除了將數據緩沖進FIFO外，數據的低4位送入DFF寄存器，7個DFF寄存器按照流水的方式將數據依次往前發送，如此7個DFF寄存器將前7個數據幀的低4位保存下來，形成新的數據幀；路由節點接收到數據幀頭后路由計算部件rc計算出下個鏈路出口，若相應的鏈路失效標志為1，則對數據包進行重組，將數據幀的寬度由32位減成28位，7進制計數器split_counter開始計數，計數到7時將DFF保存的前7個數據幀的低4位組成的新的7×4=28位的數據幀添加到數據包中。

3.根據權利要求1所述的適用于片上網絡系統的鏈路層容錯電路，其特征在于：所述本地節點接收端緩沖器，由深度為7字長為32的先入先出緩沖器FIFO、7個4位寬的D寄存器和8個2選1選擇器mux組成；寫入的32位數據除連接至FIFO外，其高28位每4位為一組，每組連接至1個2選1選擇器mux輸入端，2選1選擇器的另外一個輸入端連接前一個D寄存器的輸出，除第一個2選1選擇器的另外一個輸入端連接4比特0外；而選該擇器的輸出連接至后一個D寄存器；在輸出端FIFO讀出的數據高28位直接輸出，而數據低4位與最后一個D寄存器的輸出連接至2選1選擇器，在信號split_couter的選擇下進行輸出；工作狀況，有數據包到達時，檢測數據幀頭的第14比特，為0則正常接收，為1則表明此數據包已經過重組，數據幀的寬度為28位，每8個數據幀中，前7個存入FIFO，第8個數據幀的各比特存入相應的DFF寄存器中，然后依次將完整的數據幀讀出。

4.根據權利要求1所述的適用于片上網絡系統的鏈路層容錯電路，其特征在于：所述鏈路發送端和接收端結構如下：

鏈路發送端由2個2選1選擇器，2個3選1選擇器及26個4選1選擇器組成；發送數據w_data[0]直接連接至鏈路data_link[0],w_data[1]和w_data[4]在控制信號t_sel_link1的選擇下連接至鏈路data_link[1],?w_data[2]、w_data[4]和w_data[5]在控制信號t_sel_link2的選擇下連接至鏈路data_link[2],w_data[i]、w_data[i+1]、w_data[i+2]和w_data[i+3]在t_sel_linki的選擇下連接至鏈路data_link[i]，其中i>=3且i<=28,?w_data[29]、w_data[30]和w_data[31]在t_sel_link29的選擇下連接至data_link[29],?w_data[30]和w_data[31]在t_sel_link30的選擇下連接至data_link[30],w_data[31]直接連接至data_link[31]；

鏈路接收端由28個4選1mux選擇器組成，接收端的低4位數據直接連接至鏈路低4位，接收端的其它位數據均通過4選1選擇器輸出，data_link[i-3]、data_link[i-2]、data_link[i-1]和data_link[i]連接至4選1選擇器，其中i>=4且i<=31，在信號r_sel_linki的選擇下連接數據的第i比特位；通過配置相應的mux選擇端信號，在鏈路失效時仍然可以將數據進行傳輸；工作情況下，在鏈路完全完好時，發送端和接收端的sel控制信號為0，鏈路正常工作；在數據鏈路29號和31號線出現失效時，發送端和接收端的w_data[31]數據的sel控制信號為01，w_data[31]經由鏈路31號線傳輸；發送端和接收端的w_data[30]數據的sel控制信號為10，w_data[30]經由鏈路28號線傳輸；數據w_data[29]到w_data[4]依此類推，數據幀寬度變為28位。