[發明專利]存儲可靠性驗證技術

有效

• 申請號: 201210177349.3
• 申請日: 2012-05-31
• 公開（公告）號: CN102810335A
• 公開（公告）日: 2012-12-05
• 發明（設計）人: 喬爾·哈特施;卡爾·霍夫曼;彼得·胡貝爾;西格馬爾·克佩
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

技術領域

本發明總體上涉及存儲領域，更具體地，涉及用于驗證存儲可靠性的設備和方法。

背景技術

半導體存儲器為個人計算機系統、基于嵌入式處理器的系統、視頻成像電路、以及通信設備等存儲數字編碼數據。

通常，存儲設備包括按照行和列布置的存儲單元陣列，其中，每個存儲單元包括存儲至少一位數據（例如，邏輯“1”或邏輯“0”）的數據存儲元件。盡管這些數據存儲元件通常提供可靠的數據保持力，但是在某些情況下可能發生數據錯誤。例如，這種數據錯誤可能導致已經寫入單元的預期是邏輯“1”被讀作邏輯“0”，或相反。由于數據錯誤會導致系統中不期望的結果，所以工程師力圖限制存儲設備中數據錯誤的數量。

內建自測（BIST）模塊是已開發出的、為了限制或防止數據錯誤的一項技術。BIST模塊通常向陣列寫入“1”和/或“0”模式，隨后讀取陣列的存儲單元以檢查相同的“1”和/或“0”模式是否被回讀。經常在存儲設備運送給終端用戶前執行BIST測試（例如，在生產工廠中執行BIST測試），然而，有時也可以在用戶已使用該設備之后執行BIST測試。在任一情況下，如果識別出故障單元，那么BIST模塊可以將該故障單元的地址映射至冗余（可靠）存儲單元的地址，使得意圖訪問該不為終端用戶所知的故障單元的存儲器操作被重新路由至冗余（可靠）單元。這有助于確保終端使用者獲得準確存儲數據的可靠存儲設備。

盡管常規的BIST方法是有用的，但是本發明人意識到關于存儲單元陣列的可靠性的更詳細信息在許多情況下是有益的。例如，本發明人意識到這將有助于產生關于存儲單元的讀和/或寫裕量的數據，從而有利于避免將來因為“弱”存儲單元而導致的數據錯誤。因此，本公開的各方面提供了用于驗證存儲單元可靠性的技術。

發明內容

根據本發明的一個方面，提供了一種存儲設備，包括：存儲單元，該存儲單元包括：一對交叉耦合的反相器，被配置為協同地存儲至少一位數據，以及第一和第二存取晶體管，第一和第二存取晶體管的各自的源極耦接至所述反相器的相應的輸入端；第一和第二位線，分別耦接至第一和第二存取晶體管的各自的漏極；字線，分別耦接至第一和第二存取晶體管的第一和第二柵極；第一和第二位線驅動器，分別耦接至第一和第二位線；第一和第二位線驅動器被配置為基于將被寫入存儲單元的所預期的數據狀態來選擇性地有效對于第一和第二位線的預定電流脈沖；以及失真電路，耦接至第一和第二位線，并被配置為在字線有效的同時，向第一或第二位線中的至少一條增添電流或從第一或第二位線中的至少一條減少電流，從而測試存儲單元的寫裕量或讀裕量。

根據本發明的另一方面，提供了一種用于存儲單元的內建自測（BIST）的方法，包括：使用位線驅動器電路從而在第一時間期間對存儲單元的第一和第二位線持續施加第一預定電流脈沖，其中，從分別對應于第一和第二數據值的第一和第二電流脈沖中選擇預定電流脈沖；在對第一和第二位線持續施加第一預定電流脈沖的同時，通過使用耦接至第一或第二位線中的至少一條的預充電電路來干擾第一預定電流脈沖；以及在干擾第一預定電流脈沖的同時，使存儲單元的字線有效從而在第一時間期間執行第一所預期數據值的測試寫操作。

根據本發明的又一方面，提供了一種用于存儲單元的內建自測（BIST）的方法，包括：通過跨第一和第二位線施加寫偏壓，從而向存儲單元寫入所預期數據值，其中，第一和第二位線耦接至存儲單元；在已經寫入所預期數據值之后，將耦接至存儲單元的第一和第二位線這兩者預充電至相同的第一失真電位，其中，第一失真電位處于VDD與VSS之間；在第一和第二位線預充電至第一失真電位之后，使存儲單元的字線有效從而將來自存儲單元的讀電流脈沖提供至第一和第二位線中的至少一條，并且同時將第一失真電流施加至第一和第二位線中的至少一條；隨后從存儲單元讀取實際值以確定第一失真電位與第一失真電流是否非期望地改變了先前寫入所述存儲單元的所預期數據值。

附圖說明

圖1示出根據一些實施方式的存儲設備。

圖2是示出根據一些實施方式的、測試存儲單元的讀裕量的一種方式的時序圖。

圖3是示出根據一些實施方式的、測試存儲單元的寫裕量的一種方式的時序圖。

圖4是根據一些實施方式的存儲設備。

圖5是根據一些實施方式的、包括弱讀操作的存儲器存取操作的流程圖。

圖6是示例性時序圖。

圖7是根據一些實施方式的、包括弱寫操作的存儲器存取操作的流程圖。

圖8A至圖8B是根據一些實施方式的、包括存儲單元陣列的存儲設備的框圖。