[發(fā)明專利]一種調(diào)試方法、芯片、單板及系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201210176833.4
• 申請(qǐng)日: 2012-05-31
• 公開(kāi)（公告）號(hào): CN102752166A
• 公開(kāi)（公告）日: 2012-10-24
• 發(fā)明（設(shè)計(jì)）人: 董杰明;李衛(wèi)華
• 申請(qǐng)（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號(hào): H04L12/26
• 分類號(hào): H04L12/26
• 代理公司: 北京中博世達(dá)專利商標(biāo)代理有限公司 11274
• 代理人: 申健

1.一種調(diào)試方法，其特征在于，包括：

以太網(wǎng)口接收終端發(fā)送的數(shù)據(jù)包，其中，所述數(shù)據(jù)包攜帶有業(yè)務(wù)標(biāo)識(shí)，所述業(yè)務(wù)標(biāo)識(shí)包括調(diào)試業(yè)務(wù)標(biāo)識(shí)或正常業(yè)務(wù)標(biāo)識(shí)；

所述以太網(wǎng)口根據(jù)所述數(shù)據(jù)包攜帶的業(yè)務(wù)標(biāo)識(shí)判斷當(dāng)前業(yè)務(wù)類型；

當(dāng)判斷出所述當(dāng)前業(yè)務(wù)類型為調(diào)試業(yè)務(wù)時(shí)，所述以太網(wǎng)口通過(guò)總線將所述數(shù)據(jù)包寫(xiě)入存儲(chǔ)器，并通過(guò)所述總線向CPU發(fā)送中斷通知；

所述CPU根據(jù)所述中斷通知，從所述存儲(chǔ)器中讀取所述數(shù)據(jù)包，解析出所述數(shù)據(jù)包中的調(diào)試指令，并將所述調(diào)試指令發(fā)送給協(xié)議轉(zhuǎn)換模塊；

所述協(xié)議轉(zhuǎn)換模塊將所述調(diào)試指令轉(zhuǎn)換為聯(lián)合測(cè)試行為組織JTAG碼流，并將所述JTAG碼流發(fā)送給專用集成電路ASIC，以使得所述ASIC根據(jù)所述JTAG碼流進(jìn)行調(diào)試，并將調(diào)試結(jié)果返回給所述協(xié)議轉(zhuǎn)換模塊；

所述協(xié)議轉(zhuǎn)換模塊將所述調(diào)試結(jié)果返回給所述CPU；

所述CPU將所述調(diào)試結(jié)果組裝成調(diào)試結(jié)果數(shù)據(jù)包，通過(guò)所述總線和所述以太網(wǎng)口返回給所述終端，以使得所述終端根據(jù)所述調(diào)試結(jié)果數(shù)據(jù)包進(jìn)行問(wèn)題定位。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，還包括：

當(dāng)判斷出所述當(dāng)前業(yè)務(wù)類型為正常業(yè)務(wù)時(shí)，所述以太網(wǎng)口通過(guò)所述總線將所述數(shù)據(jù)包發(fā)送給CPU；

所述CPU解析出所述數(shù)據(jù)包中的正常業(yè)務(wù)數(shù)據(jù)，并將所述正常業(yè)務(wù)數(shù)據(jù)通過(guò)所述總線發(fā)送給ASIC；以使得所述ASIC根據(jù)所述正常業(yè)務(wù)數(shù)據(jù)進(jìn)行正常業(yè)務(wù)操作。

3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述總線為先進(jìn)的可擴(kuò)展接口協(xié)議AXI小總線。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述協(xié)議轉(zhuǎn)換模塊為AXI到JTAG協(xié)議轉(zhuǎn)換AXI2JTAG模塊。

5.一種芯片，其特征在于，包括專用集成電路ASIC和處理單元；

所述處理單元包括以太網(wǎng)口、總線、CPU、存儲(chǔ)器和協(xié)議轉(zhuǎn)換模塊，其中

所述以太網(wǎng)口，用于接收終端發(fā)送的數(shù)據(jù)包，其中，所述數(shù)據(jù)包攜帶有業(yè)務(wù)標(biāo)識(shí)，所述業(yè)務(wù)標(biāo)識(shí)包括調(diào)試業(yè)務(wù)標(biāo)識(shí)或正常業(yè)務(wù)標(biāo)識(shí)；

所述以太網(wǎng)口，還用于根據(jù)所述數(shù)據(jù)包攜帶的業(yè)務(wù)標(biāo)識(shí)判斷當(dāng)前業(yè)務(wù)類型；

所述以太網(wǎng)口，還用于在判斷出所述當(dāng)前業(yè)務(wù)類型為調(diào)試業(yè)務(wù)時(shí)，通過(guò)總線將所述數(shù)據(jù)包寫(xiě)入存儲(chǔ)器，并通過(guò)所述總線向CPU發(fā)送中斷通知；

所述CPU，用于根據(jù)所述中斷通知，從所述存儲(chǔ)器中讀取所述數(shù)據(jù)包，解析出所述數(shù)據(jù)包中的調(diào)試指令，并將所述調(diào)試指令發(fā)送給協(xié)議轉(zhuǎn)換模塊；

所述協(xié)議轉(zhuǎn)換模塊，用于將所述調(diào)試指令轉(zhuǎn)換為聯(lián)合測(cè)試行為組織JTAG碼流，并將所述JTAG碼流發(fā)送給專用集成電路ASIC；

所述ASIC，用于根據(jù)所述JTAG碼流進(jìn)行調(diào)試操作，并將調(diào)試結(jié)果返回給所述協(xié)議轉(zhuǎn)換模塊；

所述協(xié)議轉(zhuǎn)換模塊，還用于將所述調(diào)試結(jié)果返回給所述CPU；

所述CPU，還用于將所述調(diào)試結(jié)果組裝成調(diào)試結(jié)果數(shù)據(jù)包，通過(guò)所述總線和所述以太網(wǎng)口發(fā)送給所述終端，以使得所述終端根據(jù)所述調(diào)試結(jié)果數(shù)據(jù)包進(jìn)行問(wèn)題定位。

6.根據(jù)權(quán)利要求5所述的芯片，其特征在于，

所述以太網(wǎng)口，還用于在判斷出所述當(dāng)前業(yè)務(wù)類型為正常業(yè)務(wù)時(shí)，通過(guò)所述總線將所述數(shù)據(jù)包發(fā)送給CPU；

所述CPU，還用于解析出所述數(shù)據(jù)包中的正常業(yè)務(wù)數(shù)據(jù)，并將所述正常業(yè)務(wù)數(shù)據(jù)通過(guò)所述總線發(fā)送給所述ASIC；

所述ASIC，還用于根據(jù)所述正常業(yè)務(wù)數(shù)據(jù)進(jìn)行正常業(yè)務(wù)操作。

7.根據(jù)權(quán)利要求5或6所述的芯片，其特征在于，所述總線為先進(jìn)的可擴(kuò)展接口協(xié)議AXI小總線。

8.根據(jù)權(quán)利要求7所述的芯片，其特征在于，所述協(xié)議轉(zhuǎn)換模塊為AXI到JTAG協(xié)議轉(zhuǎn)換AXI2JTAG模塊。

9.一種單板，其特征在于，包括芯片，所述芯片為權(quán)利要求5～8任一項(xiàng)所述的芯片。

10.一種調(diào)試系統(tǒng)，其特征在于，包括終端和單板，所述單板為權(quán)利要求9所述的單板。