[發(fā)明專利]在掩模制備期間修改摻雜區(qū)域設(shè)計(jì)布局以調(diào)節(jié)器件性能的方法和系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201210175273.0
• 申請(qǐng)日: 2012-05-30
• 公開（公告）號(hào): CN103094176A
• 公開（公告）日: 2013-05-08
• 發(fā)明（設(shè)計(jì)）人: 林渼璇;王琳松;林志勛;趙志剛
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L21/70
• 分類號(hào): H01L21/70;H01L27/02
• 代理公司: 北京德恒律治知識(shí)產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;孫征

1.一種方法，包括：

接收集成電路設(shè)計(jì)布局，所述集成電路設(shè)計(jì)布局被設(shè)計(jì)為限定集成電路，其中，所述集成電路設(shè)計(jì)布局包括摻雜部件布局；

標(biāo)識(shí)所述集成電路中用于器件性能修改的區(qū)域；以及

在掩模制備工藝期間修改所述摻雜部件布局中對(duì)應(yīng)于所述集成電路的標(biāo)識(shí)區(qū)域的部分，從而提供修改的摻雜部件布局。

2.根據(jù)權(quán)利要求1所述的方法，其中，在所述掩模制備工藝的光學(xué)鄰近校正工藝期間實(shí)施修改所述摻雜部件布局中對(duì)應(yīng)于所述集成電路的標(biāo)識(shí)區(qū)域的部分。

3.根據(jù)權(quán)利要求1所述的方法，還包括：在所述掩模制備工藝期間標(biāo)識(shí)所述集成電路中用于器件性能修改的區(qū)域。

4.根據(jù)權(quán)利要求1所述的方法，其中，標(biāo)識(shí)所述集成電路中用于器件性能修改的區(qū)域包括：標(biāo)識(shí)用于減小泄露電流的晶體管。

5.根據(jù)權(quán)利要求1所述的方法，其中：

所述摻雜部件布局的所述部分限定用于形成所述集成電路的摻雜區(qū)域的抗蝕劑層的臨界尺寸；以及

修改所述摻雜部件布局中對(duì)應(yīng)于所述集成電路的標(biāo)識(shí)區(qū)域的部分包括修改所述抗蝕劑層的所述臨界尺寸。

6.根據(jù)權(quán)利要求5所述的方法，其中，修改所述抗蝕劑層的所述臨界尺寸包括減小所述臨界尺寸。

7.根據(jù)權(quán)利要求1所述的方法，還包括：根據(jù)所述修改的摻雜部件布局來制造掩模。

8.根據(jù)權(quán)利要求7所述的方法，還包括：使用根據(jù)所述修改的摻雜部件布局制造的掩模在所述集成電路的襯底中形成摻雜區(qū)域。

9.一種方法，包括：

接收摻雜部件設(shè)計(jì)布局，所述摻雜部件設(shè)計(jì)布局限定用于形成集成電路器件的摻雜區(qū)域的抗蝕劑層的臨界尺寸；

在掩模制備工藝期間修改所述摻雜部件設(shè)計(jì)布局以調(diào)節(jié)所述集成電路器件的性能，其中，修改包括修改所述臨界尺寸；以及

根據(jù)修改的摻雜部件設(shè)計(jì)布局制造掩模。

10.一種用于制造集成電路器件的系統(tǒng)，所述系統(tǒng)包括：

掩模制造實(shí)體，可操作地用于制造掩模，其中，所述掩模制造實(shí)體包括：計(jì)算機(jī)可讀介質(zhì)，存儲(chǔ)用于通過至少一個(gè)計(jì)算機(jī)處理器執(zhí)行的多個(gè)指令，其中，指令用于：

接收摻雜部件設(shè)計(jì)布局，所述摻雜部件設(shè)計(jì)布局限定用于形成集成電路器件的摻雜區(qū)域的抗蝕劑層的臨界尺寸，

修改所述摻雜部件設(shè)計(jì)布局以調(diào)節(jié)所述集成電路器件的性能，其中，修改包括修改所述臨界尺寸，以及

根據(jù)修改的摻雜部件設(shè)計(jì)布局制造掩模。