[發(fā)明專利]低壓差線性穩(wěn)壓電路

有效

• 申請?zhí)枺?/td>: 201210173613.6
• 申請日: 2012-05-30
• 公開（公告）號: CN102707754A
• 公開（公告）日: 2012-10-03
• 發(fā)明（設(shè)計）人: 黃從朝
• 申請（專利權(quán)）人: 昆山銳芯微電子有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別涉及一種低壓差線性穩(wěn)壓電路。

背景技術(shù)

低壓差線形穩(wěn)壓電路（Low?Dropout?Regulator，LDO）是降壓型直流線性穩(wěn)壓器，隨著SOC技術(shù)的發(fā)展其在計算機、通訊、儀器儀表、消費類電子、攝像監(jiān)控等行業(yè)應(yīng)用無處不在。雖然與DC-DC開關(guān)電壓轉(zhuǎn)換器相比，LDO的效率低一些，但是它具有外圍元件少、紋波小、噪聲低、芯片面積小、電路結(jié)構(gòu)簡單等優(yōu)點，所以LDO在電源管理類芯片中一直占有很大的比重。

隨著集成度的提高，越來越多的LDO作為SOC（System?on?Chip，片上系統(tǒng)）芯片的子模塊給某個關(guān)鍵的模塊供電而集成到該SOC芯片中，而功能強大的SOC芯片中集成多個LDO模塊給不同的模塊供電已很普遍了。同時隨著SOC系統(tǒng)的工作頻率不斷提高，其中的數(shù)字電路帶來電源干擾也越來越嚴(yán)重，這就需要LDO有高速瞬態(tài)響應(yīng)速度、高輸出電壓控制精度、高PSRR、低噪聲等性能要求。

傳統(tǒng)的LDO穩(wěn)壓器電路框圖如圖1所示。參考圖1，所述LDO穩(wěn)壓器電路是由誤差放大器OP、中間buffer級、PMOS調(diào)整晶體管MP、分壓反饋網(wǎng)絡(luò)、輸出電路、米勒補償電路構(gòu)成的單環(huán)負(fù)反饋系統(tǒng)。

具體地，所述分壓反饋網(wǎng)絡(luò)包括第一電阻Rf1、第二電阻Rf2。所述第一電阻Rf1和第二電阻Rf2組成分壓單元，分壓電壓V_FB被反饋至誤差放大器OP的正相輸入端。所述誤差放大器OP的負(fù)相輸入端接收基準(zhǔn)電壓vref。

所述輸出電路由等效串聯(lián)電阻ESR和輸出電容C2組成。輸出電路不僅可以減小由于負(fù)載突變時導(dǎo)致的輸出電壓紋波，而且還能為系統(tǒng)的負(fù)反饋環(huán)路提供一個高頻零點。

所述米勒補償電路包括米勒補償電阻Rc和米勒補償電容Cc，用于對誤差放大器OP輸出端的極點和PMOS調(diào)整晶體管MP漏極的極點進(jìn)行補償，使反饋環(huán)路在各種負(fù)載條件下都能穩(wěn)定。

一般情況下為了保證輸出有足夠的驅(qū)動能力，PMOS調(diào)整晶體管MP的尺寸通常都比較大，而大尺寸的PMOS調(diào)整晶體管MP帶來的大的柵極寄生電容（通常在幾十皮法）會顯著減緩中間buffer級對該寄生電容的充放電速度，進(jìn)而嚴(yán)重地降低系統(tǒng)的瞬態(tài)響應(yīng)速度。

另外，為了保證輸出電壓Vo的精度及高的低頻PSRR（電源抑制比），要求誤差放大器OP具有高增益，而高增益導(dǎo)致誤差放大器OP的輸出節(jié)點阻抗很大，一方面嚴(yán)重降低了系統(tǒng)的帶寬進(jìn)而降低了系統(tǒng)的瞬態(tài)響應(yīng)速度，另一方面還加大了系統(tǒng)補償?shù)碾y度。

所以傳統(tǒng)的LDO電壓反饋環(huán)路是一個包含多極點的慢反饋環(huán)路，當(dāng)負(fù)載電流IL有大的突變時，輸出電壓Vo不僅有幾十甚至上百毫伏的欠充電壓（undershoot）和過充電壓（overshoot），而且需要一個長時間的過渡過程才能恢復(fù)到穩(wěn)態(tài)值，這樣就導(dǎo)致其輸出精度不高，無法為當(dāng)今一些高速高性能能SOC（如監(jiān)控芯片中像素陣列）提供干凈可靠的直流電源。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種低壓差線性穩(wěn)壓電路，以有效地提高電路的瞬態(tài)響應(yīng)速度和輸出電壓的精度。

為解決上述問題，本發(fā)明提供一種低壓差線性穩(wěn)壓電路，包括：誤差放大器、補償電路、緩沖電路、PMOS調(diào)整晶體管、NMOS推挽管、分壓反饋電路和輸出電路；

所述誤差放大器，用于將所述分壓反饋電路輸出的分壓電壓與基準(zhǔn)電壓進(jìn)行比較，并將比較結(jié)果輸出至所述緩沖電路；

所述緩沖電路，用于進(jìn)行阻抗匹配以隔離誤差放大器的輸出阻抗節(jié)點與PMOS調(diào)整晶體管的柵極寄生電容節(jié)點，并在為接收到的比較結(jié)果提供驅(qū)動后，將所述比較結(jié)果輸出至PMOS調(diào)整晶體管的柵極；

所述PMOS調(diào)整晶體管的源極連接電源電壓，漏極作為低壓差線性穩(wěn)壓電路的輸出端；

所述分壓反饋電路，用于對所述PMOS調(diào)整晶體管漏極的電壓進(jìn)行分壓，并將分壓電壓反饋至誤差放大器；

所述NMOS推挽管的柵極連接所述誤差放大器的輸出端，漏極連接所述PMOS調(diào)整晶體管的漏極，源極接地；

所述輸出電路連接所述PMOS調(diào)整晶體管的漏極，用于減小輸出電壓紋波；

所述補償電路的一端連接電源電壓，另一端連接所述誤差放大器的輸出端，用于對所述低壓差線性穩(wěn)壓電路進(jìn)行補償以使其穩(wěn)定。

可選地，所述PMOS調(diào)整晶體管的寬長比與所述NMOS推挽管的寬長比之間的比值大于或等于1000。

可選地，所述補償電路包括：補償電阻和補償電容；所述補償電容的一端連接電源電壓，另一端連接所述補償電阻的一端；所述補償電阻的另一端連接誤差放大器的輸出端。