[發明專利]低壓差線性穩壓電路

有效

• 申請號: 201210173613.6
• 申請日: 2012-05-30
• 公開（公告）號: CN102707754A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 黃從朝
• 申請（專利權）人: 昆山銳芯微電子有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種低壓差線性穩壓電路，其特征在于，包括：誤差放大器、補償電路、

緩沖電路、PMOS調整晶體管、NMOS推挽管、分壓反饋電路和輸出電路；

所述誤差放大器，用于將所述分壓反饋電路輸出的分壓電壓與基準電壓進行比較，并將比較結果輸出至所述緩沖電路；

所述緩沖電路，用于進行阻抗匹配以隔離誤差放大器的輸出阻抗節點與PMOS調整晶體管的柵極寄生電容節點，并在為接收到的比較結果提供驅動后，將所述比較結果輸出至PMOS調整晶體管的柵極；

所述PMOS調整晶體管的源極連接電源電壓，漏極作為低壓差線性穩壓電路的輸出端；

所述分壓反饋電路，用于對所述PMOS調整晶體管漏極的電壓進行分壓，并將分壓電壓反饋至誤差放大器；

所述NMOS推挽管的柵極連接所述誤差放大器的輸出端，漏極連接所述PMOS調整晶體管的漏極，源極接地；

所述輸出電路連接所述PMOS調整晶體管的漏極，用于減小輸出電壓紋波；

所述補償電路的一端連接電源電壓，另一端連接所述誤差放大器的輸出端，用于對所述低壓差線性穩壓電路進行補償以使其穩定。

2.如權利要求1所述的低壓差線性穩壓電路，其特征在于，所述PMOS調整晶體管的寬長比與所述NMOS推挽管的寬長比之間的比值大于或等于1000。

3.如權利要求1所述的低壓差線性穩壓電路，其特征在于，所述補償電路包括：補償電阻和補償電容；所述補償電容的一端連接電源電壓，另一端連接所述補償電阻的一端；所述補償電阻的另一端連接誤差放大器的輸出端。

4.如權利要求1所述的低壓差線性穩壓電路，其特征在于，所述誤差放大器包括：尾電流源及輸入差分對、PMOS共源共柵電流鏡和NMOS恒流源偏置及折疊管；

所述尾電流源及輸入差分對包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管；所述PMOS共源共柵電流鏡包括第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管；所述NMOS恒流源偏置及折疊管包括第九NMOS管、第十NMOS管、第十一NMOS管和第十二NMOS管；

第一PMOS管的柵極連接第一偏置電壓，源極連接電源電壓，漏極連接第二PMOS管的源極；

第二PMOS管的柵極連接第二偏置電壓，漏極連接第三PMOS管和第四PMOS管的源極；

第三PMOS管柵極的連接分壓反饋電路輸出的分壓電壓，漏極連接第十一NMOS管的漏極；

第四PMOS管的柵極連接基準電壓；漏極連接第十二NMOS管的漏極；

第五PMOS管和第六PMOS管的柵極均連接第七PMOS管的漏極，第五PMOS管和第六PMOS管的源極連接電源電壓，第五PMOS管的漏極連接第七PMOS管的源極；第六PMOS管的漏極連接第八PMOS管的源極；

第七PMOS管和第八PMOS管的柵極均連接第二偏置電壓，第七PMOS管的漏極連接第九NMOS管的漏極；

第八PMOS管的漏極連接第十NMOS管的漏極，并作為所述誤差放大器的輸出端；

第九NMOS管和第十NMOS管的柵極均連接第三偏置電壓，第九NMOS管的源極連接第十一NMOS管的漏極，第十NMOS管的源極連接第十二NMOS管的漏極；

第十一NMOS管和第十二NMOS管的柵極均連接第四偏置電壓，源極均接地。

5.如權利要求1所述的低壓差線性穩壓電路，其特征在于，所述緩沖電路包括：第十三PMOS管和第十四PMOS管；

所述第十三PMOS管的源極連接電源電壓，柵極連接第一偏置電壓，漏極連接第十四PMOS管的源極，并作為所述緩沖電路的輸出端；

所述第十四PMOS管的漏極接地，柵極連接誤差放大器的輸出端。

6.如權利要求1所述的低壓差線性穩壓電路，其特征在于，所述分壓反饋電路包括：第一分壓電阻和第二分壓電阻；所述第一分壓電阻的第一端連接所述PMOS調整晶體管的漏極，第二端連接第二分壓電阻的第一端，并作為所述分壓反饋電路的輸出分壓電壓；所述第二分壓電阻的第二端接地。

7.如權利要求1所述的低壓差線性穩壓電路，其特征在于，所述分壓反饋電路還包括第一電容，所述第一電容的一端連接所述PMOS調整晶體管的漏極，另一端連接第一分壓電阻的第二端。