[發明專利]半導體器件及其制造方法

有效

• 申請號: 201210170314.7
• 申請日: 2012-05-28
• 公開（公告）號: CN103456782A
• 公開（公告）日: 2013-12-18
• 發明（設計）人: 殷華湘;秦長亮;馬小龍;徐秋霞;陳大鵬
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京藍智輝煌知識產權代理事務所(普通合伙) 11345
• 代理人: 陳紅

1.一種半導體器件，包括襯底、襯底上的柵極堆疊結構、柵極堆疊結構下方的襯底中的溝道區、以及溝道區兩側的源漏區，其特征在于：溝道區下方以及兩側具有應力層，源漏區形成在應力層中。

2.如權利要求1所述的半導體器件，其中，應力層具有∑或倒梯形截面。

3.如權利要求1所述的半導體器件，其中，源漏區頂部具有硅化物層。

4.如權利要求1所述的半導體器件，其中，源漏區頂部具有含硅的蓋層，在含硅的蓋層上具有硅化物層。

5.如權利要求1所述的半導體器件，其中，源漏區包括源漏擴展區和重摻雜源漏區。

6.如權利要求1所述的半導體器件，其中，對于PMOS而言，應力層的材料包括SiGe、SiSn、GeSn及其組合；對于NMOS而言，應力層的材料包括Si:C、Si:H、SiGe:C及其組合。

7.一種半導體器件制造方法，包括：

在襯底上形成柵極堆疊結構；

在柵極堆疊結構兩側的襯底中刻蝕形成源漏溝槽，其中，源漏溝槽與柵極堆疊結構之間的部分襯底構成溝道區；

在源漏溝槽中外延生長應力層，其中，應力層位于溝道區下方以及兩側；

在應力層中形成源漏區。

8.如權利要求7所述的半導體器件制造方法，其中，源漏溝槽具有∑或倒梯形截面。

9.如權利要求8所述的半導體器件制造方法，其中，形成源漏溝槽的步驟進一步包括：刻蝕襯底形成上下等寬的第一溝槽；刻蝕第一溝槽的側壁形成第二溝槽。

10.如權利要求9所述的半導體器件制造方法，其中，第二溝槽相互連通。

11.如權利要求7所述的半導體器件制造方法，其中，在外延生長應力層的同時，對應力層上部進行原位摻雜，形成源漏區。

12.如權利要求7所述的半導體器件制造方法，其中，對應力層進行摻雜離子注入形成源漏區。

13.如權利要求7所述的半導體器件制造方法，其中，形成源漏區之后，在源漏區的頂部形成硅化物層。

14.如權利要求7所述的半導體器件制造方法，其中，形成源漏區之后，在源漏區的頂部先形成含硅的蓋層，然后在含硅的蓋層上形成硅化物層。

15.如權利要求7所述的半導體器件制造方法，其中，對于PMOS而言，應力層的材料包括SiGe、SiSn、GeSn及其組合；對于NMOS而言，應力層的材料包括Si:C、Si:H、SiGe:C及其組合。