[發明專利]半導體存儲裝置

有效

• 申請號: 201210170313.2
• 申請日: 2012-05-29
• 公開（公告）號: CN102810333A
• 公開（公告）日: 2012-12-05
• 發明（設計）人: 吳星來;南炳燮;李杲炫
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/02
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;郭放

相關申請的交叉引用

本申請要求分別于2011年5月31日和2012年4月23日向韓國知識產權局提交的申請號為10-2011-0052245和10-2012-0042120的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明總體而言涉及一種半導體集成電路，更具體而言涉及一種半導體存儲裝置的頁緩沖器結構。

背景技術

隨著移動系統的發展，對于諸如非易失性存儲器件的半導體存儲器件的要求增加。

快閃存儲器件作為一種能夠對數據進行電擦除和編程的非易失性存儲器器件，即使在沒有電能供應的情況下也可以保留數據。此外，快閃存儲器件具有低功耗和高存取時間特性。

快閃存儲器件根據單元和位線的配置而分成NOR型和NAND型。具體地，由于NAND快閃存儲器件具有多個單元晶體管與位線串聯耦接的串結構，因此NAND快閃存儲器可以在相對小的面積內儲存大量數據。

然而，隨著高容量和高集成的趨勢，快閃存儲器件在單元面積和芯片尺寸上也具有很多限制。

發明內容

本文描述了一種能改善頁緩沖器處理余量的半導體存儲裝置。

在本發明的一個實施例中，一種半導體存儲裝置包括：邊界電路單元，所述邊界電路位于低電壓頁緩沖器與高電壓頁緩沖器之間，并且在所述邊界電路單元中集成有電路，所述電路被配置成將所述低電壓頁緩沖器與所述高電壓頁緩沖器電耦接。所述邊界電路單元包括：第一邊界電路單元，在所述第一邊界電路單元中集成有第一晶體管和第二晶體管，所述第一晶體管和第二晶體管被配置成經由從多個信號傳輸線中選中的信號傳輸線來接收相應的存儲器單元區域的數據，所述多個信號傳輸線針對每列沿著第一方向延伸并布置；以及第二邊界電路單元，所述第二邊界電路單元被設置成在第一方向上與第一邊界電路單元相鄰，并且所述多個信號傳輸線延伸和布置在第二邊界電路單元上，以及形成所述第一晶體管的有源區與形成所述第二晶體管的有源區彼此隔離開。

在本發明的一個實施例中，一種半導體存儲裝置包括：第一邊界電路單元，在所述第一邊界電路單元中集成有第一晶體管和第二晶體管，所述第一晶體管和第二晶體管被配置成經由從多個信號傳輸線中選中的信號傳輸線來接收相應的存儲器單元區域的數據，所述多個信號傳輸線針對每列沿著第一方向延伸；以及第二邊界電路單元，所述多個信號傳輸線被布置在所述第二邊界電路單元上并延伸到所述第一邊界電路單元，并且所述第二邊界電路單元包括重疊在所述多個信號傳輸線之上的多個上部互連。所述選中的信號傳輸線包括與所述第一晶體管的源極耦接的第一部分和與所述第一晶體管的源極耦接的第二部分，所述第一部分位于與所述選中的信號傳輸線相對應的列之上，所述第二部分位于要定位與所述選中的信號傳輸線相鄰的信號傳輸線使得所述選中的信號傳輸線具有彎曲形狀的列之上，并且位于所述相鄰列中的所述信號傳輸線包括切口部分以安置所述選中的信號傳輸線的第二部分。

在本發明的一個實施例中，一種半導體存儲裝置包括：多個互連形成區域，所述多個互連形成區域彼此以相等的距離間隔開；以及互連，所述互連包括第一區域和第二區域，所述第一區域被設置在相應的互連形成區域之上，所述第二區域被設置在所述相應的互連形成區域和與所述相應的互連形成區域相鄰的另一個互連形成區域之間的空間中。

附圖說明

結合附圖描述本發明的特點、方面和實施例，其中：

圖1是說明根據本發明的一個實施例的半導體存儲裝置的單位單元結構的電路圖；

圖2是說明根據本發明的一個實施例的半導體存儲裝置的頁緩沖器的框圖；

圖3是圖2的邊界電路單元的詳細電路圖；

圖4是已知的邊界電路單元的布局圖；

圖5是根據本發明的一個實施例的邊界電路單元的布局圖；以及

圖6是沿圖5的線VI-VI′截取的截面圖。

具體實施方式

在下文中，將經由示例性實施例參照附圖來描述根據本發明的半導體存儲裝置和具有所述半導體存儲裝置的半導體集成電路。

下面將參照附圖更詳細地描述本發明的示例性實施例。然而，本發明可以用不同的方式實施，而不應解釋為限于本發明所列的實施例。確切地說，提供這些實施例是為了使本說明書充分且完整，并向本領域技術人員充分傳達本發明的范圍。在說明書中，相同的附圖標記在本發明的不同附圖與實施例中表示相同的部分。