[發明專利]層疊型半導體裝置及其制造方法

有效

• 申請號: 201210170061.3
• 申請日: 2012-05-28
• 公開（公告）號: CN102800662A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: 筑山慧至;福田昌利;渡部博;溝口慶太;小牟田直幸
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/488;H01L21/60
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 劉瑞東;陳海紅

1.一種層疊型半導體裝置，其特征在于，具備：

第1半導體芯片，其具有具備第1連接區域和除上述第1連接區域以外的第1非連接區域的第1表面；

第2半導體芯片，其具有具備與上述第1連接區域對向的第2連接區域和除上述第2連接區域以外的第2非連接區域的第2表面，層疊在上述第1半導體芯片上；

第1凸起連接部，其設置在上述第1表面的上述第1連接區域和上述第2表面的上述第2連接區域之間，以電氣連接上述第1半導體芯片和上述第2半導體芯片；

阻擋用突起，其在上述第1表面的上述第1非連接區域及上述第2表面的上述第2非連接區域的至少一方的區域局部地設置，且與上述第1非連接區域及上述第2非連接區域的另一方的區域以非粘接狀態接觸；

粘接用突起，其在上述第1表面的上述第1非連接區域和上述第2表面的上述第2非連接區域之間局部地設置，與上述第1及第2表面粘接；和

底部填充樹脂，其在上述第1半導體芯片的上述第1表面和上述第2半導體芯片的上述第2表面之間的間隙填充。

2.如權利要求1所述的層疊型半導體裝置，其特征在于，

還具備在上述第2半導體芯片上層疊的第3半導體芯片，

上述第2半導體芯片具有具備第3連接區域和除上述第3連接區域以外的第3非連接區域的、位于上述第2表面的相反側的第3表面，

上述第3半導體芯片具有具備與上述第3連接區域對向的第4連接區域和除上述第4連接區域以外的第4非連接區域的第4表面，且在上述第2半導體芯片上層疊，

上述第2半導體芯片和上述第3半導體芯片通過在上述第3表面的上述第3連接區域和上述第4表面的上述第4連接區域之間設置的第2凸起連接部電氣連接，

在上述第2半導體芯片的上述第3表面和上述第3半導體芯片的上述第4表面之間配置有阻擋用突起，其在上述第3表面的上述第3非連接區域及上述第4表面的上述第4非連接區域的至少一方的區域局部地設置，且與上述第3非連接區域及上述第4非連接區域的另一方的區域以非粘接狀態接觸，

在上述第3表面的上述第3非連接區域和上述第4表面的上述第4非連接區域之間，局部地配置有與上述第3及第4表面粘接的粘接用突起，

在上述第2半導體芯片的上述第3表面和上述第3半導體芯片的上述第4表面之間的間隙，填充有底部填充樹脂。

3.如權利要求2所述的層疊型半導體裝置，其特征在于，

第3凸起電極經由在上述第2半導體芯片內設置的貫通電極，與第2凸起電極電氣連接。

4.如權利要求1所述的層疊型半導體裝置，其特征在于，

上述粘接用突起設置在上述第1表面的上述第1非連接區域及上述第2表面的上述第2非連接區域的至少一方的區域，在上述第1非連接區域及上述第2非連接區域的至少另一方的區域設置有機絕緣膜。

5.如權利要求1所述的層疊型半導體裝置，其特征在于，

還具備基板，其具有具備連接端子的表面，

上述第1半導體芯片具有具備第5連接區域和除上述第5連接區域以外的第5非連接區域的、位于上述第1表面的相反側的第5表面，且在上述基板上安裝，

上述基板和上述第1半導體芯片通過設置在上述第5表面的上述第5連接區域和上述基板的上述連接端子之間的第3凸起連接部電氣連接，

在上述基板的上述表面和上述第1半導體芯片的上述第5表面之間配置有阻擋用突起，其在上述第5表面的上述第5非連接區域及上述基板的上述表面的至少一方的區域局部地設置，且與上述第5非連接區域及上述基板的上述表面的另一方的區域以非粘接狀態接觸，

在上述基板的上述表面和上述第5表面的上述第5非連接區域之間，局部地配置有與上述基板的上述表面及上述第5表面粘接的粘接用突起，

在上述基板的上述表面和上述第1半導體芯片的上述第5表面之間的間隙，填充有底部填充樹脂。