[發明專利]提高接觸刻蝕阻擋層工藝中PMOS性能的方法

無效

• 申請號: 201210169475.4
• 申請日: 2012-05-28
• 公開（公告）號: CN102664150A
• 公開（公告）日: 2012-09-12
• 發明（設計）人: 周軍
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/311
• 分類號: H01L21/311;H01L21/336
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種提高接觸刻蝕阻擋層工藝中PMOS性能的方法、采用了該提高接觸刻蝕阻擋層工藝中PMOS性能的方法的接觸刻蝕阻擋層工藝方法、以及采用了該接觸刻蝕阻擋層工藝方法的半導體制造方法。

背景技術

隨著CMOS(Complementary?Metal?Oxide?Semiconductor，互補金屬氧化物半導體)半導體器件工藝的發展以及按比例尺寸縮小，應力工程在半導體工藝和器件性能方面起到越來越大的作用。CMOS器件中引入應力，主要是為了提高器件載流子遷移率，但是不同種類的應力對器件載流子遷移率存在不同影響。

具體地說，，壓應力膜(Compressive?liner)能夠提高PMOS器件的空穴遷移率，也就是說壓應力膜能夠有效提高PMOS器件的性能，反之，張應力膜(Tensile?liner)將會降低PMOS器件的空穴遷移率，也就降低了PMOS器件的性能。而對于NMOS器件來說，張應力膜(Tensile?liner)能夠提高NMOS器件的電子遷移率，也就是說張應力膜能夠有效提高N?MOS器件的性能，反之，壓應力膜將會降低NMOS器件的電子遷移率，也就降低了NMOS器件的性能。

接觸刻蝕阻擋層CESL(Contact?etch?stop?layer)技術是一種常見的CMOS工藝中引入應力的方法。在常規接觸刻蝕阻擋層CESL技術針對NMOS覆蓋張應力膜，針對PMOS覆蓋壓應力膜，從而增大電子和空穴的遷移率，改善MOS晶體管的性能。

但是，上述工藝非常復雜，而且在65nm?PMOS不需要額外的壓應力，只要沒有額外的衰減(degradation)就可以了。

然而，在第一代接觸刻蝕阻擋層CESL工藝中，通常只有張應力的氮化硅被加以使用，由于NMOS和PMOS需要的應力類型是相反的，所以，該種應力薄膜在改善NMOS器件特性的同時，對PMOS的器件特性會有一定程度的衰減。

因此，希望能夠提供一種能夠有效地提高接觸刻蝕阻擋層工藝中PMOS性能的方法。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠有效地提高接觸刻蝕阻擋層工藝中PMOS性能的方法、采用了該提高接觸刻蝕阻擋層工藝中PMOS性能的方法的接觸刻蝕阻擋層工藝方法、以及采用了該接觸刻蝕阻擋層工藝方法的半導體制造方法。

根據本發明的第一方面，提供了一種提高接觸刻蝕阻擋層工藝中PMOS性能的方法，其包括：疊層形成步驟，用于在包含PMOS和NMOS的半導體硅片上依次形成第一二氧化硅層、含氫氮化硅層和第二二氧化硅層；第二二氧化硅層刻蝕步驟，用于對所述第二二氧化硅層進行刻蝕從而去除所述NMOS區域上的第二二氧化硅層，并留下所述PMOS區域上的第二二氧化硅層；輻射步驟，用于利用紫外光對所述第二二氧化硅層刻蝕步驟之后得到的結構進行輻射；以及第二二氧化硅層去除步驟，用于去除所述PMOS區域上的剩余第二二氧化硅層。

優選地，在上述提高接觸刻蝕阻擋層工藝中PMOS性能的方法中，半導體硅片的襯底上布置了P型摻雜的阱以及N型摻雜的阱，并且在P型摻雜的阱中形成了NMOS，在N型摻雜的阱中形成了PMOS。

優選地，在上述提高接觸刻蝕阻擋層工藝中PMOS性能的方法中，通過化學氣相沉積實現所述疊層形成步驟。

優選地，在上述提高接觸刻蝕阻擋層工藝中PMOS性能的方法中，所述第一二氧化硅層的厚度為100-300A，并且所述第一二氧化硅層作為刻蝕停止層。

優選地，在上述提高接觸刻蝕阻擋層工藝中PMOS性能的方法中，所述含氫氮化硅層的厚度為400-800A。

優選地，在上述提高接觸刻蝕阻擋層工藝中PMOS性能的方法中，所述第二二氧化硅層的厚度為7100-300A。

優選地，在上述提高接觸刻蝕阻擋層工藝中PMOS性能的方法中，在所述第二二氧化硅層刻蝕步驟中，首先利用光刻膠將PMOS區域擋住，然后利用所述光刻膠去除NMOS區域上的第二二氧化硅層。

優選地，在上述提高接觸刻蝕阻擋層工藝中PMOS性能的方法中，利用濕法刻蝕執行所述第二二氧化硅層去除步驟。

根據本發明的第二方面，提供了一種采用了根據本發明的第一方面的提高接觸刻蝕阻擋層工藝中PMOS性能的方法的接觸刻蝕阻擋層工藝方法。

根據本發明的第三方面，提供了一種采用了根據本發明的第二方面的接觸刻蝕阻擋層工藝方法的半導體制造方法。