[發(fā)明專利]提高接觸刻蝕阻擋層工藝中PMOS性能的方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201210169475.4
• 申請(qǐng)日: 2012-05-28
• 公開(kāi)（公告）號(hào): CN102664150A
• 公開(kāi)（公告）日: 2012-09-12
• 發(fā)明（設(shè)計(jì)）人: 周軍
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L21/311
• 分類號(hào): H01L21/311;H01L21/336
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 陸花

1.一種提高接觸刻蝕阻擋層工藝中PMOS性能的方法，其特征在于包括：疊層形成步驟，用于在包含PMOS和NMOS的半導(dǎo)體硅片上依次形成第一二氧化硅層、含氫氮化硅層和第二二氧化硅層；

第二二氧化硅層刻蝕步驟，用于對(duì)所述第二二氧化硅層進(jìn)行刻蝕從而去除所述NMOS區(qū)域上的第二二氧化硅層，并留下所述PMOS區(qū)域上的第二二氧化硅層；

輻射步驟，用于利用紫外光對(duì)所述第二二氧化硅層刻蝕步驟之后得到的結(jié)構(gòu)進(jìn)行輻射；以及

第二二氧化硅層去除步驟用于去除所述PMOS區(qū)域上的剩余第二二氧化硅層。

2.根據(jù)權(quán)利要求1所述的提高接觸刻蝕阻擋層工藝中PMOS性能的方法，其特征在于，其中半導(dǎo)體硅片的襯底上布置了P型摻雜的阱以及N型摻雜的阱，并且在P型摻雜的阱中形成了NMOS，在N型摻雜的阱中形成了PMOS。

3.根據(jù)權(quán)利要求1或2所述的提高接觸刻蝕阻擋層工藝中PMOS性能的方法，其特征在于，通過(guò)化學(xué)氣相沉積實(shí)現(xiàn)所述疊層形成步驟。

4.根據(jù)權(quán)利要求1或2所述的提高接觸刻蝕阻擋層工藝中PMOS性能的方法，其特征在于，所述第一二氧化硅層的厚度為100-300A，并且所述第一二氧化硅層作為刻蝕停止層。

5.根據(jù)權(quán)利要求1或2所述的提高接觸刻蝕阻擋層工藝中PMOS性能的方法，其特征在于，所述含氫氮化硅層的厚度為400-800A。

6.根據(jù)權(quán)利要求1或2所述的提高接觸刻蝕阻擋層工藝中PMOS性能的方法，其特征在于，所述第二二氧化硅層的厚度為7100-300A。

7.根據(jù)權(quán)利要求1或2所述的提高接觸刻蝕阻擋層工藝中PMOS性能的方法，其特征在于，在所述第二二氧化硅層刻蝕步驟中，首先利用光刻膠將PMOS區(qū)域擋住，然后利用所述光刻膠去除NMOS區(qū)域上的第二二氧化硅層。

8.根據(jù)權(quán)利要求1或2所述的提高接觸刻蝕阻擋層工藝中PMOS性能的方法，其特征在于，利用濕法刻蝕執(zhí)行所述第二二氧化硅層去除步驟。

9.一種采用了根據(jù)權(quán)利要求1至8之一所述的提高接觸刻蝕阻擋層工藝中PMOS性能的方法的接觸刻蝕阻擋層工藝方法。

10.一種采用了根據(jù)權(quán)利要求9所述的接觸刻蝕阻擋層工藝方法的半導(dǎo)體制造方法。