[發明專利]半導體元件的制造方法及半導體元件

無效

• 申請號: 201210163519.2
• 申請日: 2012-05-17
• 公開（公告）號: CN103187305A
• 公開（公告）日: 2013-07-03
• 發明（設計）人: 廖政華;謝榮裕;楊令武
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/792;H01L27/115;H01L21/8247
• 代理公司: 北京中原華和知識產權代理有限責任公司 11019
• 代理人: 壽寧;張華輝

技術領域

本發明涉及一種記憶元件的制造方法，特別是涉及一種以氧化物致密化處理多晶硅層間介電層(interpoly?dielectric，IPD)來增進可靠度的半導體元件的制造方法及半導體元件。

背景技術

在本領域中，非揮發性記憶元件，例如可抹除可編程只讀記憶體(EPROM)、電性可抹除可編程只讀記憶體(EEPROM)及快閃抹除可編程只讀記憶體(flash?EPROM)(例如：NAND/NOR型快閃記憶體)為人們所熟知。一般而言，非揮發性記憶體包括作為儲存單元的一組晶體管。每個晶體管包括源極或漏極，其形成于n型或p型半導體基底的表面上；絕緣層，其形成于源極及漏極之間的半導體基底的表面上的；浮置柵極，其設置于絕緣層上用以保持電荷；絕緣介電層，其形成于浮置柵極上，用來與浮置柵極絕緣，并藉此使浮置柵極留住電荷；以及控制柵極，其設置于絕緣介電層上。當浮置柵極及控制柵極都以多晶硅制成時，位于這兩層之間的絕緣介電層有時稱為多晶硅層間介電層。多晶硅層間介電層可以不是氧化物(例如：氧化硅)，但其材料經常是氧化物/氮化物/氧化物復合層(ONO?composite)。

二進位資料的一個位元是以高或低準位電荷儲存于每個記憶胞的浮置柵，其中高準位電荷對應到第一資料值(例如1)，低準位電荷對應到第二資料值(例如0)。由于儲存于浮置柵極中的資料值是儲存于浮置柵極的電荷的大小的函數，因此，浮置柵極的電荷損失或增加將會改變儲存于記憶單元中的資料值。因此，對非揮發性記憶元件的運作來說，每個浮置柵極能長期保存電荷是非常重要的。

浮置柵極保存電荷的能力主要取決于用來與浮置柵極絕緣的多晶硅層間介電層。為了防止電荷損失，此多晶硅層間介電層必須具有高崩潰電壓。例如，在程序化時，在浮置柵極施以高電位，多晶硅層間介電層必須具有夠高的崩潰電壓以阻止電子從浮置柵極移動到控制柵極。

當電荷注入浮置柵極時，多晶硅層間介電層必須能避免電荷從浮置柵極泄漏。電荷泄漏的發生通常是因為介電層中具有缺陷。因此多晶硅層間介電層具有高度的結構完整性是非常重要的，而高度的結構完整性一般是與孔洞的低濃度相關。

電荷以許多方式轉移至浮置柵極，例如雪崩型注入(avalanche?injection)、通道注入(channel?injection)、及傅勒-諾德翰穿隧(Fowler-Nordheim?tunneling)。一般較佳的情況為：記憶元件在浮置柵極及控制柵極之間具有高柵極耦合比(gate?coupling?ratio，GCR)。柵極耦合比是浮置柵極及控制柵極之間的電容函數，因此與多晶硅層間介電層的厚度有關。為使柵極耦合比最大化，元件產生的熱量最小化，較佳的是將多晶硅層間介電層的厚度最小化。然而，隨著多晶硅層間介電層厚度的減少，例如薄化的多晶硅層間介電層，因為介電層中的缺陷而造成的電荷泄漏通常會增加。

由此可見，上述現有的半導體元件的制造方法及半導體元件在制造方法、產品結構與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般方法及產品又沒有適切的方法及結構能夠解決上述問題，此顯然是相關業者急欲解決的問題。因此如何能創設一種新的半導體元件的制造方法及半導體元件，實屬當前重要研發課題之一，亦成為當前業界極需改進的目標。

發明內容

本發明的主要目的在于，克服現有的半導體元件的制造方法及半導體元件存在的缺陷，而提供一種新的半導體元件的制造方法及半導體元件，所要解決的技術問題是使其通過對絕緣介電層進行氧化物致密化處理，以提高其可靠度，實現了在不增加介電層的物理厚度及電性厚度的基礎上改善介電層的品質，非常適于實用。

本發明的目的及解決其技術問題是采用以下技術方案來實現的。依據本發明提出的一種半導體元件的制造方法。此方法包括提供基底，并在基底上形成第一導體層。此方法也包括在第一導體層上形成間介電層。關于形成此介電層的步驟，包括形成氧化物致密化氧化硅層，以及在介電層上形成第二導體層。

本發明的目的及解決其技術問題還可采用以下技術措施進一步實現。

前述的半導體元件的制造方法，其中所述氧化物致密化氧化硅層的氧對硅的比值為1.5至2.5之間。

前述的半導體元件的制造方法，其中形成氧化物致密化氧化硅層的方法可包括形成氧化硅層，并對氧化硅層進行氧化物致密化處理，以形成氧化物致密化氧化硅層。