[發明專利]一種大動態范圍高速光子相關器

有效

• 申請號: 201210160271.4
• 申請日: 2012-05-22
• 公開（公告）號: CN102798589A
• 公開（公告）日: 2012-11-28
• 發明（設計）人: 劉偉;陸文玲;申晉;魏佩瑜;馬立修;李震梅
• 申請（專利權）人: 山東理工大學
• 主分類號: G01N15/14
• 分類號: G01N15/14;G01N15/02;G01J11/00
• 代理公司: 上海君鐵泰知識產權代理事務所(普通合伙) 31274
• 代理人: 陳耀忠

技術領域

本發明涉及光子相關光譜法粒度測量技術領域，具體涉及一種光子相關器。

背景技術

光子相關光譜法是研究樣品動態特性的一種有效方法，樣品顆粒由于布朗運動引起散射光光強和頻率的波動，通過測量散射光的光強自相關函數，即可獲得顆粒體系的動態信息。光子相關器是光子相關光譜法納米顆粒粒度測量系統的核心裝置，該裝置用于對散射光的光子脈沖進行計數，并做實時自相關運算，得到自相關函數，以獲取散射光的時間相關性信息。光子相關運算可以通過軟件或硬件方法實現，但由于相關運算速度要求極高，軟件方法難以達到實時性要求，因此常用硬件相關器來實現光子相關運算。

線性相關器的動態范圍與相關器的通道數有關，相關通道越多實現的動態范圍越大。為了獲取足夠大的動態范圍，需要增加相關器的通道數目，但由于實際硬件資源的限制，相關器的通道數不可能無限制的增加。比例相關器改變了通道間延遲時間按線性遞增的規律，使之按一定的比例增長，擴展了相關器的動態范圍。

利用DSP內部存儲器存儲光子計數值，并形成各通道所需要的延遲時間，DSP芯片內部包含乘法器，可實現乘累加運算。基于DSP芯片，利用軟件編程的方式可實現比例相關器的設計，但比例相關器的動態范圍與存儲光子計數值的存儲器容量有關，例如：要實現10¹⁰的動態范圍則需要容量為16G的存儲器，這在硬件設計時很難實現，且基于DSP的比例相關器運算速度相對較慢。

FPGA是一種超大規模的可編程器件，基于FPGA設計的相關器，每個通道都包含獨立的硬件乘法器和累加器，所以相關運算速度快。所設計的相關器采用分組的方法，組內采樣時間不變，組間采樣時間加倍。基于FPGA的相關器既可以提高相關運算的速度，又可以擴展動態范圍，但是隨著通道數的增多，相關器的成本會變得非常昂貴，而且還存在相關函數基線不穩定的問題。

發明內容

本發明的目的在于，提供一種大動態范圍高速光子相關器，解決以上技術問題。

本發明所解決的技術問題可以采用以下技術方案來實現：

一種大動態范圍高速光子相關器，包括一高速通道、一低速通道，還包括一FPGA芯片電路、一DSP芯片電路、一計算機，所述DSP芯片電路分別連接所述FPGA芯片電路、所述計算機；

所述FPGA芯片電路對高速通道進行運算，所述DSP芯片電路對低速通道進行運算。

本發明的高速通道比低速通道的計算速度高。本發明基于高速通道和低速通道相結合的結構，減少了高速通道對硬件資源的需求，降低了低速通道對存儲器容量的要求，既實現了高速相關運算，又擴展了相關器的動態范圍，提高了相關函數基線的穩定性，同時降低了相關器的成本。

所述FPGA芯片電路包括一采樣時間設置模塊、一復位模塊、一光子計數模塊、一FPGA相關運算模塊和一監視通道；

所述DSP芯片電路包括一DSP相關運算模塊、一存儲器，所述DSP相關運算模塊通過所述存儲器存儲光子計數值，形成通道所需要的延遲時間，并由所述DSP芯片電路的硬件乘法器完成光子計數值的乘法運算，擴展了所述光子相關器的動態范圍。

所述采樣時間設置模塊包括譯碼器、觸發器、計數器和比較器；所述采樣時間設置模塊通過對系統時鐘分頻得到采樣時鐘信號：采樣時鐘頻率等于輸入的系統時鐘頻率除以分頻系數，所述計算機根據用戶的設置計算出分頻系數，并發送給DSP芯片電路，DSP芯片電路再將分頻系數寫入FPGA芯片電路內部的采樣時間設置模塊，通過計數器對系統時鐘進行計數，并與分頻系數進行比較，實現對系統時鐘的分頻，即可得到預期的采樣時鐘信號。

所述復位模塊包括譯碼器和觸發器，所述復位模塊用于產生系統復位信號，當復位信號為高電平時，清空高速通道的相關函數值；當復位信號為低電平時，高速通道工作。

所述光子計數模塊包括兩個計數器、兩個鎖存器和多路數據選擇器；在采樣時鐘信號的驅動下，兩個所述計數器交替運行，實現對光子脈沖的無縫計數并將計數結果輸出給所述FPGA相關運算模塊。

所述高速通道包括12組相關通道，所述FPGA相關運算模塊包括12組相關運算通道，第一組相關運算通道包含16個相關通道單元，其他組相關運算通道結構相同，均包含8個相關通道單元。每個相關通道單元均包括移位寄存器、乘法器、數據類型轉換器、浮點累加器和鎖存器；