[發(fā)明專利]一種具有低操作電壓的BE-SONOS結(jié)構(gòu)器件及形成方法

有效

• 申請?zhí)枺?/td>: 201210158901.4
• 申請日: 2012-05-22
• 公開（公告）號: CN102709330A
• 公開（公告）日: 2012-10-03
• 發(fā)明（設(shè)計(jì)）人: 田志
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L29/788
• 分類號: H01L29/788;H01L27/115;H01L21/336;H01L21/8247
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術(shù)領(lǐng)域

本發(fā)明涉及微電子技術(shù)領(lǐng)域，尤其涉及一種具有低操作電壓的BE-SONOS（Band-gap?Engineering?SONSO）結(jié)構(gòu)器件。

背景技術(shù)

閃存是非易失存儲器件的一種，傳統(tǒng)的閃存利用浮柵極來存儲數(shù)據(jù)，由于多晶硅是導(dǎo)體，浮柵極存儲的電荷是連續(xù)分布的。當(dāng)有一個(gè)泄漏通道的時(shí)候，整個(gè)浮柵極上存儲的電荷都會通過這個(gè)泄漏通道而丟失。因此限制閃存按比例縮小能力的最大障礙是其隧穿氧化層厚度不能持續(xù)減小。因?yàn)樵诒〉乃泶┭趸瘜忧闆r下，直接隧穿和應(yīng)力引起的泄漏電流等效應(yīng)都會對存儲器的漏電控制提出巨大的挑戰(zhàn)。最近發(fā)展的SONOS結(jié)構(gòu)，用具有電荷陷阱能力的氮化硅層取代原有的多晶硅存儲電荷層，由于其用陷阱電荷存儲電荷，所以存儲的電荷是離散分布的。這樣一個(gè)泄漏通道不會引起大的漏電流，因此可靠性大大提高。

典型的SONOS結(jié)構(gòu)是由硅襯底（S）-隧穿氧化層（O）-電荷存儲層氮化硅（N）-阻擋氧化層（O）-多晶硅柵極（S）組成。這種結(jié)構(gòu)利用電子的隧穿來進(jìn)行編譯，空穴的注入來進(jìn)行數(shù)據(jù)的擦除。為使編譯和擦除的速度提高，需要較薄的隧穿氧化層（3nm左右）。然而如此薄的厚度使電荷的保持能力和編譯/擦除過程中的耐久性會降低。但若采用較厚的隧穿氧化層，編譯和擦除會需要較大的電場。擦除時(shí)的大電場，會使柵極的電子通過阻擋氧化層到達(dá)氮化硅存儲層。這些注入的電子與從襯底注入的空穴達(dá)到動態(tài)的平衡，造成擦除態(tài)的飽和，如果更大的電壓，會使擦除不能進(jìn)行，影響器件的性能。如何在低電場的操作中，增進(jìn)隧穿介電層的效能，實(shí)現(xiàn)快速擦除和保持能力以及提升耐久能力的同時(shí)實(shí)現(xiàn)是一個(gè)新的挑戰(zhàn)。

Lue等人在美國專利US?2006/0198189A1中（“Non-Volatile?Memory?Cells,?Memory?Arrays?Including?the?Same?and?Method?of?Operation?Cells?and?Arrays”）公開了一種能帶工程的BE-SONOS結(jié)構(gòu)的隧穿介電層。Lue等人發(fā)表的關(guān)于BE-SONOS的技術(shù)論文（“BE-SONOS:?A?Bandgap?Engineered?SONOS?with?Excellent?Performance?and?Reliability”?.?IEEE?2005;?“A?BE-SONOS?(Bandgap?Engineered?SONOS)?NAND?for?Post-Floating?Gate?Era?Flash?Memory”?IEEE?2007）對這種結(jié)構(gòu)的性能進(jìn)行了討論。BE-SONOS技術(shù)已被證實(shí)可以提供好的效能，能夠?qū)崿F(xiàn)擦除速度，保持能力和耐久能力的同時(shí)提升。

Hang-Ting?Lue利用氧化硅和氮化硅構(gòu)建U型能帶結(jié)構(gòu)，用兩層薄氧化層夾一層薄的氮化硅的ONO層取代底部氧化層的結(jié)構(gòu)。超薄的O1/N1/O2作為一個(gè)沒有電荷陷阱的隧穿介質(zhì)層，這是因?yàn)椴东@電荷的平均自由程要大于這個(gè)ONO層的厚度，電子還沒來得及受限，就已經(jīng)穿過這個(gè)層。N2是存儲電荷的層，用來存儲注入的電荷。O3是阻擋氧化層，它可以防止門極電荷的注入。超薄的“O1/N1/O2”提供了一個(gè)“受調(diào)制的隧穿勢壘”，這個(gè)勢壘在低電場下會抑制直接隧穿，在高場下由于能帶的偏移會有高效的空穴隧穿到存儲電荷的氮化硅層，使擦除的效率增加。

Wu?K?H?等人通過控制反應(yīng)氣體的流速比來控制生成的氮化硅層Si/N含量比，使得靠近隧穿氧化層部分為富Si氮化硅層，而靠近阻擋氧化層的為富N氮化硅層，Si/N比是逐漸變化的，最終由于富硅和富氮氮化硅層的能隙不同，氮化硅層具有錐形的能帶結(jié)構(gòu)。在最佳的P/E操作電壓下，對標(biāo)準(zhǔn)氮化硅層、富硅的氮化硅層和Si/N漸變的氮化硅層進(jìn)行測試，發(fā)現(xiàn)具有錐形能帶結(jié)構(gòu)的氮化硅器件有較大的閾值電壓偏移和更大的存儲窗口（富硅的氮化硅的帶隙為3.69ev，富氮的氮化硅的帶隙為5.22ev）。通過對新器件的耐久能力進(jìn)行測試，發(fā)現(xiàn)新器件在P/E循環(huán)10⁶次后，仍未觀察到耐久能力的退化。室溫下器件的電荷保持能力沒有得到改善，但由于有較大的閾值電壓偏移,運(yùn)用外推法推測，經(jīng)過10年后依然還有1.3?V的存儲窗口。但是這個(gè)錐形的能帶結(jié)構(gòu)的擦除速度較慢，影響器件的性能。（WU?K?H?,?CHIEN?H?C,?CHAN?C?C,?et?al?.?SONOS?device?with?tapered?band?gap?nitride.?IEEE?Transactions?on?Elect?ron?Devices,?2005,?52?(5)?:?987?-?992.）。

發(fā)明內(nèi)容