[發明專利]一種形成雙應力刻蝕阻擋層的方法

有效

• 申請號: 201210158828.0
• 申請日: 2012-05-22
• 公開（公告）號: CN102709247A
• 公開（公告）日: 2012-10-03
• 發明（設計）人: 徐強
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/318
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術領域

本發明涉及一種形成雙應力層的方法，尤其涉及一種形成雙應力刻蝕阻擋層的方法。

背景技術

應變硅技術集成工藝在45納米節點已經得到大范圍的應用。所謂應變硅技術是指在摻雜區域上形成可在襯底上產生應力的應力層，該應力層的應用能夠增加源漏極中載流子的遷移率。沿溝道方向的壓應力可以提高空穴的遷移率，而沿溝道方向的拉應力可以提高電子的遷移率。為了對溝道內的載流子遷移率有明顯的改進，該引入應力的材料層通常形成于接近溝道的表面，通常可以在CMOS器件上直接形成具有應力的氮化硅蝕刻阻擋層來實現。即在NMOS的N型溝道表面形成拉應力SiN層，在PMOS的P型溝道表面形成壓應力SiN層。

然而，就目前工藝集成來說，不同應力SiN薄膜的交疊區域處理是一個難點，

如圖1A-1F所示，由圖1A可知，在NMOS區域1與PMOS區域2上沉積高拉應力氮化硅層3；由圖1B可知在NMOS區域1上的高拉應力氮化硅層3的上表面生成光刻阻擋層5，并將PMOS區域2上的高拉應力氮化硅層3完全移除；由圖1C可知，移除光刻阻擋層5并在NMOS區域1高拉應力氮化硅層3的上表面以及PMOS區域2上表面沉積高壓應力氮化硅層4；由圖1D可知，在PMOS區域2上的高壓應力氮化硅層4的上表面沉積光刻阻擋層5；由圖1E可知，移除NMOS區域1高拉應力氮化硅層3上表面的高壓應力氮化硅層4，由以上的工藝步驟得出，很容易因為高拉應力氮化硅層3與高壓應力氮化硅層4的交疊區域也就是連接處發生不規則形狀而造成良率的損失。目前對于交疊的問題，主要通過干法刻蝕工藝的調整或者在版圖設計時候加以考量以盡量減少對良率的影響，但是增加了工藝控制的難度。因此急需找到一種和現有工藝兼容，并且不產生工藝缺陷的工藝方法。

發明內容

發明公開了一種形成雙應力刻蝕阻擋層的方法。用以解決現有技術中高壓應力氮化硅層與高拉應力氮化硅層的交疊區域不平整，所造成良率損失的問題。

為實現上述目的，發明采用的技術方案是：

一種形成雙應力刻蝕阻擋層的方法，包括：具有PMOS區域與NMOS區域的半導體器件，其中，還包括以下工藝步驟：

步驟一，在PMOS區域與NMOS區域上方沉積高壓應力氮化硅層；

步驟二，在PMOS區域上方高壓應力氮化硅層的上表面生成光刻阻擋層，并對NMOS區域上高壓應力氮化硅層進行部分刻蝕，使NMOS區域上殘留部分高壓應力氮化硅層；

步驟三，對NMOS區域上的高壓應力氮化硅層進行第二次刻蝕，將殘留部分的高壓應力氮化硅層完全移除，同時PMOS區域上高壓應力氮化硅層未被光刻阻擋層覆蓋的側面也被刻蝕一部分；

步驟四，去除PMOS區域上光刻阻擋層；

步驟五，在所述PMOS區域上方高壓應力氮化硅層以及PMOS的上表面覆蓋高拉應力氮化硅層；

步驟六，在所述NMOS區域上方的高拉應力氮化硅層上表面生成光刻阻擋層，并對所述PMOS區域上方的高拉應力氮化硅層進行刻蝕，使PMOS區域上方的所述高壓應力氮化硅層完全露出；

步驟七，移除所述NMOS區域上方的所述光刻阻擋層。

上述的形成雙應力刻蝕阻擋層的方法，其中，所述步驟二中對NMOS區域上高壓應力氮化硅層進行部分刻蝕的方法為選擇性干法刻蝕方法。

上述的形成雙應力刻蝕阻擋層的方法，其中，所述步驟三中的第二次刻蝕的方法為遠端等離子體化學刻蝕的方法。

上述的形成雙應力刻蝕阻擋層的方法，其中，所述遠端等離子體化學刻蝕所采用的氣體為：NH3、H2以及NF3。

上述的形成雙應力刻蝕阻擋層的方法，其中，所述步驟三中，所述PMOS區域上高壓應力氮化硅層的側面也被刻蝕一部分，是通過控制所述第二次刻蝕的時間來控制。

上述的形成雙應力刻蝕阻擋層的方法，其中，所述高壓應力氮化硅層的沉積厚度與所述高拉應力氮化硅層沉積的厚度一致。

上述的形成雙應力刻蝕阻擋層的方法，其中，所述步驟七中，移除所述NMOS區域上方的所述光刻阻擋層后，所述高壓應力氮化硅層與所述高拉應力氮化硅層的連接點的上表面為平面。

本發明中一種形成雙應力刻蝕阻擋層的方法，采用了如上方案具有以下效果：

1、有效地改善了NMOS區域上方的高壓應力氮化硅層去除的方法，使高壓應力氮化硅層與高拉應力氮化硅層之間的交疊區域平整；

2、同時該方法能夠很好的處理不同應力SiN薄膜的交疊區域，從而提高產品良率。

附圖說明