[發明專利]用于測量大規模陣列器件特性的電路

有效

• 申請號: 201210156922.2
• 申請日: 2012-05-18
• 公開（公告）號: CN102680884A
• 公開（公告）日: 2012-09-19
• 發明（設計）人: 杜剛;蔡帥;劉曉彥
• 申請（專利權）人: 北京大學
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩

技術領域

本發明涉及微電子半導體技術領域，特別涉及一種用于測量大規模陣列器件特性的電路。

背景技術

器件縮小到納米尺度之后，一系列非理想的工藝條件將導致器件參數(如溝道長度、柵氧化層厚度和溝道摻雜濃度等)偏離其設定值，從而影響器件的特性(如閾值電壓、亞閾值斜率、開關態電流等)。

大量單獨器件的特性的測量需要大量的PAD(接口)，耗費大量的面積，而且不能忽略PAD對器件特性的影響。將大量器件組成陣列，可以減少PAD的使用，節省面積，而且可以排除PAD的影響(因為PAD對每個器件的影響可以認為是相同的)。然而，對不同類型的器件陣列，測試方法往往是不同的，即很難實現用同一種方法既能測量NMOS又能測量PMOS器件陣列的特性。

發明內容

(一)要解決的技術問題

本發明要解決的技術問題是：如何在不大幅增加電路的復雜度的前提下，實現一次選中一個器件進行直流電學特性的測量，同時在不改變電路結構的前提下既可以測量NMOS又可以測量PMOS器件陣列的特性。

(二)技術方案

為解決上述技術問題，本發明提供了一種用于測量大規模陣列器件特性的電路，所述電路包括：待測器件陣列、用于選擇所述待測器件陣列中每個待測單元的選中邏輯模塊、電平轉換模塊以及電學參數測量模塊，

所述電平轉換模塊用于將外部電壓源加在待測器件陣列中所有待測單元中選擇管的柵極上，從而控制所述待測單元中選擇管的柵極電壓；

所述電學參數測量模塊，用于測量所述待測器件陣列中所有待測單元分別在不同漏極電壓和柵極電壓下的直流電學特性。

優選地，所述待測單元包括：選擇管和待測管，所述選擇管和待測管均為MOS管，所述選擇管的源極與所述待測管的柵極連接。

優選地，所述電學參數測量模塊包括：源電學參數測量子模塊、柵電學參數測量子模塊、以及漏電學參數測量子模塊，所述源電學參數測量子模塊、柵電學參數測量子模塊、以及漏電學參數測量子模塊均由電學參數測量單元構成，每個電學參數測量單元均設有五個端口，所述五個端口分別為：Select端口、InOut端口、ToPad1端口、ToPad2端口、以及ToPad3端口，當Select端口的信號為選中時，InOut端口分別與ToPad1端口以及ToPad2端口連通，當Select端口的信號為非選中時，InOut端口與ToPad3端口連通。

優選地，所述源電學參數測量子模塊和柵電學參數測量子模塊中的電學參數測量單元數量均與所述待測器件陣列中待測單元的行數相同，所述漏電學參數測量子模塊中的電學參數測量單元數量與所述待測器件陣列中待測單元的列數相同，所述源電學參數測量子模塊中的每個電學參數測量單元的Select端口連接所述選中邏輯模塊的源選擇單元、InOut端口連接所述待測器件陣列中與其對應行的待測單元中待測管的源極、ToPad1端口連接源Drive接口、ToPad2端口連接源Sense接口、ToPad3端口連接源sink接口，所述漏電學參數測量子模塊中的每個電學參數測量單元的Select端口連接所述選中邏輯模塊的漏選擇單元、InOut端口連接所述待測器件陣列中與其對應列的待測單元中待測管的漏極、ToPad1端口連接漏Drive接口、ToPad2端口連接漏Sense接口、ToPad3端口連接漏Clamp接口，所述柵電學參數測量子模塊中的每個電學參數測量單元的Select端口連接所述選中邏輯模塊的源選擇單元、InOut端口連接所述待測器件陣列中與其對應行的待測單元中選擇管的漏極、ToPad1端口連接柵Drive接口，ToPad2端口連接柵Sense接口，ToPad3端口連接柵Clamp接口。

所述電平轉換模塊包括多個電平轉換單元，所述電平轉換單元的數量與所述待測器件陣列中待測單元的列數相同，所述電平轉換單元包括三個端口：電壓源端口Vpp、數據輸入端口Data-In和數據輸出端口Data-Out，所述待測器件陣列中每一列的陣列單元的選擇管的柵極均與該列所述電平轉換模塊的電平轉換單元的數據輸出端口Data-Out連接，每個電平轉換單元的數據輸入端口Data-In均與所述選中邏輯模塊的漏選擇單元連接，每個電平轉換單元的電壓源端口Vpp與外部電壓源連接。

優選地，所述待測器件陣列中所有的選擇管和待測管的襯底都相連。

優選地，所述電學參數測量單元均由兩個傳輸門、一個反相器和一個MOS管構成。

優選地，所述選擇管的漏極泄露電流小于待測管的柵極泄露電流。