[發(fā)明專利]用于測量大規(guī)模陣列器件特性的電路

有效

• 申請?zhí)枺?/td>: 201210156922.2
• 申請日: 2012-05-18
• 公開（公告）號: CN102680884A
• 公開（公告）日: 2012-09-19
• 發(fā)明（設(shè)計(jì)）人: 杜剛;蔡帥;劉曉彥
• 申請（專利權(quán)）人: 北京大學(xué)
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京路浩知識產(chǎn)權(quán)代理有限公司 11002
• 代理人: 王瑩

1.一種用于測量大規(guī)模陣列器件特性的電路，其特征在于，所述電路包括：待測器件陣列、用于選擇所述待測器件陣列中每個(gè)待測單元的選中邏輯模塊、電平轉(zhuǎn)換模塊以及電學(xué)參數(shù)測量模塊，

所述電平轉(zhuǎn)換模塊用于將外部電壓源加在待測器件陣列中所有待測單元上，從而控制所述待測單元的柵極電壓；

所述電學(xué)參數(shù)測量模塊，用于測量所述待測器件陣列中所有待測單元分別在不同漏極電壓和柵極電壓下的直流電學(xué)特性。

2.如權(quán)利要求1所述的電路，其特征在于，所述待測單元包括：選擇管和待測管，所述選擇管和待測管均為MOS管，所述選擇管的源極與所述待測管的柵極連接。

3.如權(quán)利要求1所述的電路，其特征在于，所述電學(xué)參數(shù)測量模塊包括：源電學(xué)參數(shù)測量子模塊、柵電學(xué)參數(shù)測量子模塊、以及漏電學(xué)參數(shù)測量子模塊，所述源電學(xué)參數(shù)測量子模塊、柵電學(xué)參數(shù)測量子模塊、以及漏電學(xué)參數(shù)測量子模塊均由電學(xué)參數(shù)測量單元構(gòu)成，每個(gè)電學(xué)參數(shù)測量單元均設(shè)有五個(gè)端口，所述五個(gè)端口分別為：Select端口、InOut端口、ToPad1端口、ToPad2端口、以及ToPad3端口，當(dāng)Select端口的信號為選中時(shí)，InOut端口分別與ToPad1端口以及ToPad2端口連通，當(dāng)Select端口的信號為非選中時(shí)，InOut端口與ToPad3端口連通。

4.如權(quán)利要求3所述的電路，其特征在于，所述源電學(xué)參數(shù)測量子模塊和柵電學(xué)參數(shù)測量子模塊中的電學(xué)參數(shù)測量單元數(shù)量均與所述待測器件陣列中待測單元的行數(shù)相同，所述漏電學(xué)參數(shù)測量子模塊中的電學(xué)參數(shù)測量單元數(shù)量與所述待測器件陣列中待測單元的列數(shù)相同，所述源電學(xué)參數(shù)測量子模塊中的每個(gè)電學(xué)參數(shù)測量單元的Select端口連接所述選中邏輯模塊的源選擇單元、InOut端口連接所述待測器件陣列中與其對應(yīng)行的待測單元中待測管的源極、ToPad1端口連接源Drive接口、ToPad2端口連接源Sense接口、ToPad3端口連接源sink接口，所述漏電學(xué)參數(shù)測量子模塊中的每個(gè)電學(xué)參數(shù)測量單元的Select端口連接所述選中邏輯模塊的漏選擇單元、InOut端口連接所述待測器件陣列中與其對應(yīng)列的待測單元中待測管的漏極、ToPad1端口連接漏Drive接口、ToPad2端口連接漏Sense接口、ToPad3端口連接漏Clamp接口，所述柵電學(xué)參數(shù)測量子模塊中的每個(gè)電學(xué)參數(shù)測量單元的Select端口連接所述選中邏輯模塊的源選擇單元、InOut端口連接所述待測器件陣列中與其對應(yīng)行的待測單元中選擇管的漏極、ToPad1端口連接?xùn)臘rive接口，ToPad2端口連接?xùn)臩ense接口，ToPad3端口連接?xùn)臗lamp接口。

5.如權(quán)利要求4所述的電路，其特征在于，所述電平轉(zhuǎn)換模塊包括多個(gè)電平轉(zhuǎn)換單元，所述電平轉(zhuǎn)換單元的數(shù)量與所述待測器件陣列中待測單元的列數(shù)相同，所述電平轉(zhuǎn)換單元包括三個(gè)端口：電壓源端口Vpp、數(shù)據(jù)輸入端口Data-In和數(shù)據(jù)輸出端口Data-Out，所述待測器件陣列中每一列的陣列單元的選擇管的柵極均與該列所述電平轉(zhuǎn)換模塊的電平轉(zhuǎn)換單元的數(shù)據(jù)輸出端口Data-Out連接，每個(gè)電平轉(zhuǎn)換單元的數(shù)據(jù)輸入端口Data-In均與所述選中邏輯模塊的漏選擇單元連接，每個(gè)電平轉(zhuǎn)換單元的電壓源端口Vpp與外部電壓源連接。

6.如權(quán)利要求2所述的電路，其特征在于，所述待測器件陣列所有的選擇管和待測管的襯底都相連。

7.如權(quán)利要求3所述的電路，其特征在于，所述電學(xué)參數(shù)測量單元均由兩個(gè)傳輸門、一個(gè)反相器和一個(gè)MOS管構(gòu)成。

8.如權(quán)利要求2～7中任一項(xiàng)所述的電路，其特征在于，所述選擇管的漏極泄露電流小于待測管的柵極泄露電流。

9.如權(quán)利要求2～7中任一項(xiàng)所述的電路，其特征在于，所述選擇管的柵極電壓大于或等于所述選擇管的閾值電壓與所述待測管的最大柵極驅(qū)動(dòng)電壓之和。