[發(fā)明專(zhuān)利]半導(dǎo)體封裝基板以及半導(dǎo)體封裝結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201210156905.9
• 申請(qǐng)日: 2012-05-18
• 公開(kāi)（公告）號(hào): CN103325742A
• 公開(kāi)（公告）日: 2013-09-25
• 發(fā)明（設(shè)計(jì)）人: 唐英泰
• 申請(qǐng)（專(zhuān)利權(quán)）人: 南茂科技股份有限公司
• 主分類(lèi)號(hào): H01L23/14
• 分類(lèi)號(hào): H01L23/14;H01L23/48;H01L23/544
• 代理公司: 上海專(zhuān)利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 陳亮

技術(shù)領(lǐng)域

本發(fā)明關(guān)于一種半導(dǎo)體封裝基板及半導(dǎo)體封裝結(jié)構(gòu)，并且特別地，關(guān)于一種具有較大的測(cè)試墊尺寸，使探針能確實(shí)接觸測(cè)試墊以避免測(cè)試失敗的半導(dǎo)體封裝基板及半導(dǎo)體封裝結(jié)構(gòu)。

背景技術(shù)

由于光電產(chǎn)業(yè)的快速發(fā)展，并基于目前電子裝置薄型化的潮流，現(xiàn)今的電子裝置所使用的顯示器均具有厚度薄、大面積及高解析度等優(yōu)點(diǎn)，如液晶顯示器(Liquid?Crystal?Display,LCD)或等離子體顯示器(Plasma?Display?Panel,PDP)等。上述的薄型顯示器的驅(qū)動(dòng)芯片，一般以卷帶承載封裝(Tape?Carrier?Package,TCP)或薄膜覆晶封裝(Chip?on?Film,COF)方式對(duì)其進(jìn)行封裝。

于目前的TCP/COF封裝工藝中，芯片設(shè)置于布有引腳的可撓性基板(例如：卷帶)上，藉由引腳使芯片與外部電子裝置電性連接，以驅(qū)動(dòng)電子裝置(如液晶顯示器)。于封裝后，芯片封裝結(jié)構(gòu)需經(jīng)過(guò)測(cè)試以確認(rèn)其功能是否正常，并于測(cè)試后才將芯片封裝結(jié)構(gòu)自可撓性基板裁切出來(lái)?？蓳闲曰迳贤ǔＴO(shè)置有多個(gè)連接引腳的測(cè)試墊，測(cè)試儀器(例如：探針卡)可通過(guò)接觸這些測(cè)試墊來(lái)測(cè)試芯片的電性功能。

因應(yīng)現(xiàn)今電子裝置輕、薄、短小及多功能的需求，芯片亦必須于縮小尺寸的同時(shí)仍具有高集成密度，相應(yīng)地，可撓性基板上的測(cè)試墊數(shù)量也必須大幅增加，然而，可撓性基板上的可布線(xiàn)空間有限，為使高密度的測(cè)試墊排列于有限的空間中，測(cè)試墊通常排列成多排階梯狀。請(qǐng)參閱圖1，圖1繪示先前技術(shù)的TCP/COF芯片封裝結(jié)構(gòu)1的示意圖，如圖1所示，TCP/COF芯片封裝結(jié)構(gòu)1的可撓性基材10上可設(shè)置芯片16、測(cè)試墊12以及連接芯片16與測(cè)試墊12的引腳14。于先前技術(shù)中，通常輸出端測(cè)試墊(亦即，圖1的右側(cè)測(cè)試墊區(qū)中的測(cè)試墊12)的數(shù)量非常多，但測(cè)試墊區(qū)的空間有限，測(cè)試墊12因此排列成多排階梯狀，于此種排列方式，因連接測(cè)試墊12的引腳14亦占據(jù)測(cè)試墊區(qū)的部分空間，因此越接近使用區(qū)100，測(cè)試墊12的尺寸則必須越縮小。

再者，TCP/COF的芯片封裝結(jié)構(gòu)通常是以懸臂式探針卡來(lái)進(jìn)行測(cè)試。懸臂式探針卡的探針一般呈斜向配置，當(dāng)探針卡向下加壓使探針接觸測(cè)試墊時(shí)，由于探針斜向接觸測(cè)試墊，因此易發(fā)生滑針的情況，亦即，探針的針尖因壓力而于測(cè)試墊上滑移并偏離原本預(yù)定接觸的位置。在較大的測(cè)試墊上，例如圖1測(cè)試墊區(qū)中最右排的測(cè)試墊12(即最外排測(cè)試墊)，即便滑針情況發(fā)生，探針仍可位于測(cè)試墊內(nèi)，并不影響其電性接觸。然而，當(dāng)測(cè)試墊縮小尺寸時(shí)，如同圖1測(cè)試墊區(qū)中最內(nèi)排的測(cè)試墊12，在滑針情況發(fā)生時(shí)探針很容易即滑出測(cè)試墊的范圍，導(dǎo)致測(cè)試結(jié)果錯(cuò)誤而影響測(cè)試的準(zhǔn)確性。

發(fā)明內(nèi)容

因此，本發(fā)明的一范疇在于提供一種半導(dǎo)體封裝基板及半導(dǎo)體封裝結(jié)構(gòu)，以解決先前技術(shù)的問(wèn)題。

根據(jù)一具體實(shí)施例，本發(fā)明的半導(dǎo)體封裝基板包含可撓性基材、測(cè)試墊以及引腳?？蓳闲曰陌ハ嘞鄬?duì)的第一表面與第二表面，其中第一表面上設(shè)置有供芯片承載于其上的使用區(qū)以及鄰接使用區(qū)的測(cè)試墊區(qū)，半導(dǎo)體封裝基板及承載于其上的芯片共同形成一半導(dǎo)體封裝結(jié)構(gòu)。測(cè)試墊設(shè)置于測(cè)試墊區(qū)中，并排列成至少三排。引腳至少形成于使用區(qū)上，其一端電性連接設(shè)置于使用區(qū)中的芯片，且另一端朝向測(cè)試墊區(qū)延伸并電性連接相對(duì)應(yīng)的測(cè)試墊。

于本具體實(shí)施例中，連接芯片與位于中間排的測(cè)試墊的第一引腳包含第一區(qū)段以及第二區(qū)段。第一區(qū)段具有連接芯片的第一端以及延伸至測(cè)試墊區(qū)中的第二端，第二區(qū)段位于第二表面上，并且其一端連接第一區(qū)段的第二端，第二區(qū)段另一端則連接到中間排測(cè)試墊。藉此，第一表面的測(cè)試墊區(qū)中可布設(shè)空間將會(huì)增大，因此可增大位于最內(nèi)排與中間排的測(cè)試墊的尺寸。在進(jìn)行電性功能的測(cè)試時(shí)，增大尺寸的測(cè)試墊使探針不易滑出測(cè)試墊的范圍，進(jìn)而防止測(cè)試結(jié)果出錯(cuò)而保證測(cè)試的準(zhǔn)確性。

關(guān)于本發(fā)明的優(yōu)點(diǎn)與精神可以藉由以下的發(fā)明詳述及所附附圖得到進(jìn)一步的了解。

附圖說(shuō)明

圖1繪示先前技術(shù)的TCP/COF芯片封裝結(jié)構(gòu)的示意圖。

圖2A繪示根據(jù)本發(fā)明的一具體實(shí)施例的半導(dǎo)體封裝結(jié)構(gòu)的示意圖。

圖2B繪示圖2A的半導(dǎo)體封裝結(jié)構(gòu)的剖面示意圖。

圖2C繪示圖2A的半導(dǎo)體封裝基板的測(cè)試墊區(qū)的放大示意圖。

圖3繪示先前技術(shù)的卷帶式半導(dǎo)體封裝結(jié)構(gòu)被裁切出來(lái)并電性連接到玻璃基板與印刷電路板的示意圖。

圖4A繪示根據(jù)本發(fā)明的另一具體實(shí)施例的半導(dǎo)體封裝結(jié)構(gòu)的示意圖。

圖4B繪示圖4A的半導(dǎo)體封裝基板的測(cè)試墊區(qū)的放大示意圖。

【主要元件符號(hào)說(shuō)明】