[發明專利]一種高壓NLDMOS靜電保護結構

有效

• 申請號: 201210152866.5
• 申請日: 2012-05-16
• 公開（公告）號: CN103426878A
• 公開（公告）日: 2013-12-04
• 發明（設計）人: 蘇慶;苗彬彬;王邦磷;鄧樟鵬
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體制造領域，特別是涉及一種高壓NLDMOS靜電保護結構。

背景技術

目前，對高壓電路的靜電保護解決方案，一般有兩種：一是采取自保護的方案，即被保護電路本身即具有一定的靜電泄放能力，不需額外的靜電保護措施；另一種則是采取外接保護電路的方案，這要求外接的保護電路在靜電來臨時的開啟速度快于內部被保護電路，這樣才能起到保護效果。然而，對于一些被保護高壓器件來說，在靜電來臨時的開啟速度雖然仍大于最大工作電壓，但已經很接近于最大工作電壓，這就導致外接保護電路的設計窗口很小，甚至幾乎沒有。這就要求內部電路只能采取自保護的結構。但是通常LDMOS（橫向擴散金屬場效應管）器件存在開啟電流不均勻的問題，因此靜電保護能力一般比較低。如何提高高壓LDMOS器件的靜電自保護能力，一直是高壓靜電設計的難題。

發明內容

本發明要解決的技術問題是提供一種能提高現有LDMOS器件靜電自保護能力的NLDMOS靜電保護結構。

為解決上述技術問題，本發明的NLDMOS靜電保護結構，在硅襯底上排列成多指狀,包括：

硅襯底上部形成有交替排列的高壓N阱和高壓P阱，器件左右最外側的高壓N阱中形成有相間排布的N型注入區和P型注入區，器件中間的高壓N阱中形成有N型注入區，高壓P阱中形成有相間排布N型注入區和P型注入區，多晶硅柵形成于高壓N阱和高壓P阱相接處的上方；

所有高壓P阱中的N型注入區和P型注入區相連接地，左右最外側的高壓N阱中的P型注入區與該高壓N阱中一N型注入區相連接靜電輸入端，所有器件中間高壓N阱中的N型注入區接靜電輸入端，所有多晶硅柵接信號端。

其中，最外側高壓N阱中的N型注入區能完全包圍住P型注入區。

其中，所述高壓P阱中的N型注入區能完全包圍住P型注入區。

其中，所述N型注入區為N+注入區（N型重摻雜注入區），所述P型注入區為P+注入區（P型重摻雜注入區）。

本發明是基于高壓LDMOS的多指狀結構，器件最外圍設計成一等效高壓SCR（可控硅半導體）的結構，器件內部其余多指結構均可用于正常電路應用。這兩部分結構的區別在于漏端，SCR結構的漏端除了有N型雜質外，還有注入P型雜質，而其余多指LDMOS結構的漏端僅有N型雜質注入。這樣，既能做到SCR結構和LDMOS的開啟電壓一致，但SCR的泄流能力遠高于LDMOS結構，因此ESD（靜電保護）能力有保證。當有靜電來臨時，所有的多指狀結構一起開啟，但由于開啟后SCR的泄流能力強，因此電流均通過SCR結構泄放，其余LDMOS結構不會通過大電流，因此也就起到了保護LDMOS的效果。

另外，在正常工作時，包括SCR結構在內的LDMOS均可通過柵極輸入信號來控制溝通開啟或關斷操作，因此對用于電源管理類大電流輸出的LDMOS陣列結構來說，面積上也不會有犧牲。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是本發明NLDMOS靜電保護結構的俯視圖。

圖2是本發明NLDMOS靜電保護結構的剖視圖。

圖3是本發明NLDMOS靜電保護結構的等效電路圖。

圖4是本發明NLDMOS靜電保護結構于實際電路中的應用示意圖。

圖5是本發明NLDMOS靜電保護結構另一實施例的剖視圖。

附圖標記說明

1?是高壓N阱

2?是高壓P阱

3?是N型注入區

4?是P型注入區

5?是多晶硅柵

6?是金屬連線

7?是硅襯底

Vbp、Vbn?是電壓

Rpw、Rnw?是電阻。

具體實施方式

如圖1、圖2所示，本發明的NLDMOS靜電保護結構，在硅襯底上排列成多指狀，包括：硅襯底上部形成有交替排列的高壓N阱1和高壓P阱2；本實施例中，該器件包括3個高壓P阱，4個高壓N阱（高壓N阱和高壓P阱的數量能根據器件性能的要求增加，不以本實施例中數量為限；如有M個高壓P阱，M≥3，則高壓N阱的數量為M+1）；器件左右最外側的高壓N阱1中形成有相間排布的N型注入區3和P型注入區4，器件中間的高壓N阱1中形成有N型注入區3，高壓P阱2中形成有相間排布N型注入區3和P型注入區4，多晶硅柵5形成于高壓N阱1和高壓P阱2相接處的上方；

多晶硅柵5作為器件的柵極連接電路信號端；