[發明專利]一種界面電荷補償肖特基半導體裝置及其制備方法

在審

• 申請號: 201210151835.8
• 申請日: 2012-05-06
• 公開（公告）號: CN103383968A
• 公開（公告）日: 2013-11-06
• 發明（設計）人: 朱江
• 申請（專利權）人: 朱江
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L21/329
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及到一種界面電荷補償肖特基半導體裝置，本發明還涉及一種界面電荷補償肖特基半導體裝置的制備方法。本發明的半導體裝置是制造功率整流器件的基本結構。

背景技術

功率半導體器件被大量使用在電源管理和電源應用上，特別涉及到肖特基結的半導體器件已成為器件發展的重要趨勢，肖特基器件具有正向開啟電壓低開啟關斷速度快等優點，同時肖特基器件也具有反向漏電流大，不能被應用于高壓環境等缺點。

肖特基二極管可以通過多種不同的布局技術制造，最常用的為平面布局，傳統的平面肖特基二極管在漂移區具有突變的電場分布曲線，影響了器件的反向擊穿特性，同時傳統的平面肖特基二極管具有較高的導通電阻。

發明內容

本發明針對上述問題提出，提供一種界面電荷補償肖特基半導體裝置及其制備方法。

一種界面電荷補償肖特基半導體裝置，其特征在于：包括：襯底層，為半導體材料構成；漂移層，為第一導電半導體材料，位于襯底層之上；界面電荷補償區，為具有電荷陷阱的絕緣介質構成，位于漂移層中，臨靠漂移層表面，與第一導電半導體材料交替排列；肖特基勢壘結，位于漂移層上表面，為半導體材料與金屬形成的勢壘結。一種界面電荷補償肖特基半導體裝置的制備方法，其特征在于：包括如下步驟：在襯底層表面形成第一導電半導體材料層，然后表面形成一種絕緣材料；進行光刻腐蝕工藝去除表面部分絕緣材料，然后刻蝕去除部分裸露半導體材料形成溝槽；在溝槽內形成具有電荷陷阱的絕緣介質，然后進行反刻蝕；腐蝕去除表面絕緣材料，淀積勢壘金屬，燒結形成肖特基勢壘結。

第二種界面電荷補償肖特基半導體裝置，其特征在于：包括：襯底層，為半導體材料構成；漂移層，為第一導電半導體材料，位于襯底層之上；界面電荷補償區，為具有電荷陷阱的絕緣介質構成，位于漂移層中，與第一導電半導體材料交替排列；第二絕緣材料區，為絕緣材料構成，位于界面電荷補償區上表面，臨靠漂移層表面；肖特基勢壘結，位于漂移層上表面，為半導體材料與金屬形成的勢壘結。一種界面電荷補償肖特基半導體裝置的制備方法，其特征在于：包括如下步驟：在襯底層表面形成第一導電半導體材料層，然后表面形成一種絕緣材料；進行光刻腐蝕工藝去除表面部分絕緣材料，然后刻蝕去除部分裸露半導體材料形成溝槽；在溝槽內形成具有電荷陷阱的絕緣介質，然后進行反刻蝕；在溝槽內形成絕緣材料，反刻蝕絕緣材料；腐蝕去除表面絕緣材料，淀積勢壘金屬，燒結形成肖特基勢壘結。

當半導體裝置接一定的反向偏壓時，界面電荷補償區與漂移層半導體材料產生電荷補償，使得在界面電荷補償區之間的耗盡層交疊，從而提高器件的反向擊穿電壓，或者降低器件的正向導通電阻改善器件的正向導通特性。

附圖說明

圖1為本發明的一種界面電荷補償肖特基半導體裝置剖面示意圖；

圖2為本發明的第二種界面電荷補償肖特基半導體裝置剖面示意圖；

圖3為本發明的第三種界面電荷補償肖特基半導體裝置剖面示意圖。

其中，

1、襯底層；

2、二氧化硅；

3、第一導電半導體材料；

4、摻氧多晶硅；

5、多晶第二導電半導體材料；

6、肖特基勢壘結。

具體實施方式

實施例1

圖1為本發明的一種界面電荷補償肖特基半導體裝置的剖面圖，下面結合圖1詳細說明本發明的半導體裝置。

一種界面電荷補償肖特基半導體裝置，包括：襯底層1，為N導電類型半導體硅材料，磷原子的摻雜濃度為1E19/CM³；第一導電半導體材料3，位于襯底層1之上，為N傳導類型的半導體硅材料，磷原子的摻雜濃度為1E16/CM³；摻氧多晶硅4，位于第一導電半導體材料3中；肖特基勢壘結6，位于第一導電半導體材料3的表面。

其制作工藝包括如下步驟：

第一步，在襯底層1表面形成第一導電半導體材料層3，然后表面熱氧化，形成二氧化硅；

第二步，進行光刻腐蝕工藝，半導體材料表面去除部分二氧化硅，然后刻蝕去除部分裸露半導體硅材料形成溝槽；

第三步，在溝槽內淀積形成摻氧多晶硅4，反刻蝕摻氧多晶硅4；

第四步，腐蝕表面二氧化硅，淀積勢壘金屬，燒結形成肖特基勢壘結6，如圖1所示。

實施例2

圖2為本發明的第二種界面電荷補償肖特基半導體裝置的剖面圖，下面結合圖2詳細說明本發明的半導體裝置。