[發明專利]低柵極電荷溝槽功率MOS器件及制造方法

有效

• 申請號: 201210148849.4
• 申請日: 2012-05-14
• 公開（公告）號: CN103426925A
• 公開（公告）日: 2013-12-04
• 發明（設計）人: 羅清威;房寶青;左燕麗
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;H01L21/28
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體集成電路制造工藝，特別是涉及一種低柵極電荷溝槽功率MOS器件，本發明還涉及一種低柵極電荷溝槽功率MOS器件的制造方法。

背景技術

溝槽功率MOS器件具有集成度高、導通電阻低、開關速度快、開關損耗小等特點，幾乎在低壓和高壓領域全面替代平面型功率MOS器件，成為應用的主流。由于應用領域的廣泛及設備性能的不斷提升，目前對功率MOS器件的開關速度要求也越來越高，普通的溝槽式功率MOS器件逐漸顯露出性能不足的缺陷。影響開關速度的主要原因是柵極與源極及柵極與漏極之間的寄生電容，目前主要解決方法是在柵、源極之間或柵、漏之間淀積厚氧化層。

目前常見的功率MOS器件其結構如圖1所示，在硅襯底11上有兩個溝槽91，溝槽91底部淀積屏蔽柵導電多晶硅31，屏蔽柵導電多晶硅31的上部是淀積的柵極導電多晶硅41，屏蔽柵導電多晶硅31及柵極導電多晶硅41之間間隔一層柵氧化層101，硅襯底11上一次是P阱51和作為源區的重摻雜N型區81，接觸孔51位于兩溝槽91之間的重摻雜N型區81中將其下方位于P阱51中的重摻雜P型區61引出。屏蔽柵導電多晶硅31位于柵極導電多晶硅41的底部以降低柵極導電多晶硅41與硅襯底11之間的電場強度。圖中屏蔽柵導電多晶硅31和柵極導電多晶硅41在溝槽91中是縱向排布的垂直結構，柵極導電多晶硅41在屏蔽柵導電多晶硅31的上方（本發明附圖1中溝槽內的屏蔽柵導電多晶硅為水平引出，其水平引出端及本發明所有附圖中的器件漏端均未示出）。在現有的LDMOS制造過程中，溝槽內位于柵極多晶硅下的源極多晶硅為水平引出，其是在制作溝槽內淀積完成之后、接觸工藝之前，將表層柵極導電多晶硅刻蝕出窗口以引出溝槽內底部的屏蔽柵導電多晶硅，這會增加一層掩膜版的使用，提高制造成本。

發明內容

本發明所要解決的技術問題是提供一種低柵極電荷溝槽功率MOS器件，其是將傳統溝槽功率MOS器件溝槽中縱向排列的柵極導電多晶硅及屏蔽柵導電多晶硅改為水平排布。

本發明所要解決的另一技術問題提供所述低柵極電荷溝槽功率MOS器件的制造方法，減少一層掩膜版的使用，并實現與傳統功率MOS器件相同的功能，以降低制造成本。

為解決上述問題，本發明一種低柵極電荷溝槽功率MOS器件，其是在硅襯底上水平排布兩溝槽，溝槽內壁及底部均覆蓋一層氧化層，屏蔽柵導電多晶硅分別淀積在兩溝槽內底部，柵極導電多晶硅位于溝槽內的上部空間即屏蔽柵導電多晶硅的上方，且分成左右兩個部分，左右兩個柵極導電多晶硅之間形成一狹縫，溝槽內下部的屏蔽柵導電多晶硅通過所述狹縫引出到器件表面，屏蔽柵導電多晶硅與兩個柵極導電多晶硅之間均具有層間介質層隔離開，所述的兩個溝槽內的結構完全相同；

硅襯底上層還具有離子注入形成的P阱，作為源區的重摻雜N型區淀積在P阱表面與之接觸，所述的兩溝槽從上至下依次穿越源區及P阱直達下方硅襯底中；

一重摻雜的P型區，位于兩溝槽之間的P阱區中，且重摻雜的P型區上表面與其上方的作為源區的重摻雜N型區接觸；

一接觸孔，位于兩溝槽之間的重摻雜N型區中，將位于其下方的所述與源區相接觸的重摻雜P型區引出。

進一步地，所述低柵極電荷溝槽功率MOS器件的屏蔽柵導電多晶硅與柵極導電多晶硅在溝槽中處于水平排布的狀態。

本發明所述低柵極電荷溝槽功率MOS器件的制造方法，其包含如下工藝步驟：

第1步，在硅襯底上刻蝕兩溝槽，生長一層氧化層，然后溝槽內進行屏蔽柵導電多晶硅淀積，對屏蔽柵導電多晶硅進行回刻；

第2步，在溝槽內再生長一層氧化層；

第3步，氧化層回刻，回刻使第1步中溝槽底部淀積的屏蔽柵導電多晶硅露出后，再次淀積屏蔽柵導電多晶硅；

第4步，氧化層回刻，將溝槽內第2次淀積的屏蔽柵導電多晶硅兩側與溝槽內側壁之間的氧化層刻蝕掉，形成兩個井狀空間；

第5步，生長柵氧化層，并淀積柵極導電多晶硅，屏蔽柵導電多晶硅與柵極導電多晶硅即形成水平結構；

第6步，進行P阱注入，及接觸、金屬淀積工藝。

進一步地，所述第1步中對溝槽內屏蔽柵導電多晶硅回刻到屏蔽柵導電多晶硅厚度為0.3～0.6μm。

進一步地，所述第2步中氧化層生長至溝槽內側壁氧化層向內側生長所形成的狹縫寬度為0.3～0.5μm。

進一步地，所述第3步中氧化層回刻到溝槽底部被氧化層覆蓋的屏蔽柵導電多晶硅露出以使淀積的多晶硅與溝槽底部已淀積的屏蔽柵導電多晶硅導通形成整體。