[發明專利]低柵極電荷溝槽功率MOS器件及制造方法

有效

• 申請號: 201210148849.4
• 申請日: 2012-05-14
• 公開（公告）號: CN103426925A
• 公開（公告）日: 2013-12-04
• 發明（設計）人: 羅清威;房寶青;左燕麗
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336;H01L21/28
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

1.一種低柵極電荷溝槽功率MOS器件，其特征在于：

在硅襯底上水平排布兩溝槽，溝槽內壁及底部均覆蓋一層氧化層，屏蔽柵導電多晶硅淀積在溝槽內底部，柵極導電多晶硅位于溝槽內屏蔽柵導電多晶硅之上，且柵極導電多晶硅水平方向上分隔成左右兩個部分，左右兩個柵極導電多晶硅之間形成一狹縫空間，柵極導電多晶硅下方的屏蔽柵導電多晶硅即通過所述狹縫空間引出到器件表面，屏蔽柵導電多晶硅與兩個柵極導電多晶硅之間均具有層間介質層隔離開，互不接觸，所述的兩個溝槽內的結構完全相同；

硅襯底上層還具有離子注入形成的P阱，作為源區的重摻雜N型區淀積在P阱表面與之接觸，所述的兩溝槽從上至下依次穿越源區層及P阱層直達下方硅襯底中；

一重摻雜的P型區，位于兩溝槽之間的P阱區中，且重摻雜的P型區上表面與其上方的作為源區的重摻雜N型區接觸；

一接觸孔，位于兩溝槽之間的重摻雜N型區中，將位于其正下方的所述與源區相接觸的重摻雜P型區引出。

2.如權利要求1所述的低柵極電荷溝槽功率MOS器件，其特征在于：所述低柵極電荷溝槽功率MOS的屏蔽柵導電多晶硅的剖面呈現上細下粗的兩個部分，較細的部分將柵極導電多晶硅分為左右兩部分，一起呈現水平分布的形態。

3.如權利要求1所述的低柵極電荷溝槽功率MOS器件的制造方法，其特征在于：包含如下工藝步驟：

第1步，在硅襯底上刻蝕兩溝槽，生長一層氧化層覆蓋溝槽內表面，然后溝槽內進行屏蔽柵導電多晶硅淀積，對屏蔽柵導電多晶硅進行回刻；

第2步，在溝槽內再生長一層氧化層；

第3步，氧化層回刻，回刻使第1步中溝槽底部淀積的屏蔽柵導電多晶硅露出后，再次淀積屏蔽柵導電多晶硅；

第4步，氧化層回刻，將溝槽內第2次淀積的屏蔽柵導電多晶硅兩側與溝槽內側壁之間的氧化層刻蝕掉，形成兩個井狀空間；

第5步，生長柵氧化層，并淀積柵極導電多晶硅，柵極導電多晶硅填充所述的兩個井狀空間，屏蔽柵導電多晶硅與柵極導電多晶硅即形成水平結構；

第6步，進行P阱注入，及接觸、金屬淀積等后續工藝。

4.如權利要求3所述的低柵極電荷溝槽功率MOS器件的制造方法，其特征在于：所述第1步中對溝槽內屏蔽柵導電多晶硅回刻到屏蔽柵導電多晶硅厚度為0.3～0.6μm。

5.如權利要求3所述的一種低柵極電荷溝槽功率MOS器件的制造方法，其特征在于：所述第2步中氧化層生長至溝槽內側壁氧化層向內側生長所形成的狹縫寬度為0.3～0.5μm。

6.如權利要求3所述的一種低柵極電荷溝槽功率MOS器件的制造方法，其特征在于：所述第3步中氧化層回刻到溝槽底部被氧化層覆蓋的屏蔽柵導電多晶硅露出，以使淀積的多晶硅與溝槽底部已淀積的屏蔽柵導電多晶硅連通形成整體。