[發明專利]低密度奇偶校驗碼LDPC編碼處理方法及裝置

無效

• 申請號: 201210145481.6
• 申請日: 2012-05-10
• 公開（公告）號: CN103391104A
• 公開（公告）日: 2013-11-13
• 發明（設計）人: 張兵峰
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;梁麗超

技術領域

本發明涉及通信領域，具體而言，涉及一種低密度奇偶校驗碼LDPC編碼處理方法及裝置。

背景技術

微波通信與光纖通信、衛星通信一起被稱為現代通信傳輸的三大主要手段。微波通信一般采用點對點的傳輸方式，目前主要應用于2G/3G移動的承載網絡，為移動運營商提供語音和數據業務的傳輸，具有傳輸容量大，長途傳輸質量穩定，投資少，建設周期短，維護方便等特點。微波通訊中的編碼方案采用低密度奇偶校驗碼（Low?Density?Parity?Check?Code，簡稱為LDPC）編碼來實現。

最初的LDPC碼編碼算法與普通的分組碼一樣，先通過高斯消去法將校驗矩陣轉換成生成矩陣，然后用信息序列與生成矩陣相乘來得到碼字。但高斯消去的傳統編碼算法需要大量的存儲空間，實現復雜度較高，因此，在中長碼長時不易實現。

為了降低LDPC碼的編碼復雜度，可采用半隨機LDPC碼，其編碼器結構簡單，同時參數選擇也很靈活。由此產生了一種編碼復雜度與碼長成線性關系的有效編碼算法，它通過預處理將校驗矩陣化簡成為下三角或近似下三角的形式，然后直接利用校驗矩陣實現近似線性編碼，但該算法所需存儲單元過多限制了它的應用。

另一種利用移位寄存器的QC-LDPC編碼算法，其校驗矩陣具有循環或準循環結構，大幅度降低了編碼器所需要的存儲單元，可以用移位寄存器來實現線性復雜度編碼。但該算法需要使用大量的移位寄存器，從而增加了該編碼器的面積和功耗等，大大限制了它的使用范圍。

因此，現有技術中的LDPC編碼存在編碼效率低下，適用場合狹窄，以及對應的編碼器結構復雜，浪費資源的問題。

發明內容

本發明提供了一種低密度奇偶校驗碼LDPC編碼處理方法及裝置，以至少解決現有技術LDPC編碼存在編碼效率低下，適用場合狹窄，以及對應的編碼器結構復雜，浪費資源的問題。

根據本發明的一個方面，提供了一種低密度奇偶校驗碼LDPC編碼處理方法，包括：根據所述LDPC的母碼矩陣的行數確定隨機存儲器RAM的個數；依據每次輸入的信息比特以及每次從所述母碼矩陣每行所對應的RAM的RAM單元中讀取的數據比特，依次針對所述母碼矩陣中每行信息位的值，迭代寫入每行所對應的RAM的RAM單元中；直到每行中的最后一個信息位，輸出所述每行所對應的RAM的RAM單元中存儲的數據比特。

優選地，依據每次輸入的信息比特以及每次從所述母碼矩陣每行所對應的RAM的RAM單元中讀取的數據比特，依次針對所述母碼矩陣中每行信息位的值，迭代寫入每行所對應的RAM的RAM單元中包括：根據所述母碼矩陣中的每行信息位的第一個值獲取每行對應的RAM的初始地址；從每行對應的RAM的初始地址開始，將輸入的信息比特與從每行對應的RAM的RAM單元中讀取的數據比特進行運算后獲取的運算結果寫入所述每行對應的RAM的RAM單元中；根據每行中的下一個值，重復初始地址的獲取步驟，以及將下一次輸入的信息比特與依據上一個值寫入的數據比特進行運算之后獲得的運算結果迭代寫入所述每行對應的RAM的RAM單元中的步驟，直到每行中的最后一個信息位。

優選地，還包括：讀取依據每行中最后一個信息位寫入所述每行對應的RAM的RAM單元中的數據比特；將所述每行對應的RAM的RAM單元中的數據比特進行求和運算之后的求和結果寫入第二RAM中；根據每行對應的RAM和/或所述第二RAM的RAM單元中的數據比特獲取所述母碼矩陣的校驗位。

優選地，根據每行對應的RAM和/或所述第二RAM的RAM單元中的數據比特獲取所述母碼矩陣的校驗位包括：確定進行校驗位運算的一個或多個所述RAM；從地址單元0開始依次讀取確定的一個或多個所述RAM的RAM單元中的數據比特；將在一個或多個所述RAM對應RAM單元中讀取到的所述數據比特進行異或運算獲取所述母碼矩陣的校驗位。

優選地，依據所述母碼矩陣的碼率對所述母碼矩陣中迭代操作的信息位的個數進行控制，其中，所述母碼矩陣的碼率為所述母碼矩陣中信息位的個數與所述母碼矩陣中校驗位的個數的比值。