[發(fā)明專利]半導(dǎo)體封裝以及封裝半導(dǎo)體器件的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210145351.2
• 申請(qǐng)日: 2012-05-10
• 公開（公告）號(hào): CN103107099A
• 公開（公告）日: 2013-05-15
• 發(fā)明（設(shè)計(jì)）人: 黃美玲;李潤(rùn)基;袁敬強(qiáng);納撒尼爾·撒切黃桑
• 申請(qǐng)（專利權(quán)）人: 聯(lián)合科技（股份有限）公司
• 主分類號(hào): H01L21/56
• 分類號(hào): H01L21/56;H01L23/31;H01L23/367
• 代理公司: 上海光華專利事務(wù)所 31219
• 代理人: 余明偉;李儀萍

背景技術(shù)

所屬領(lǐng)域中的扇出型方案需要對(duì)新晶圓重分布層（RDL）和凸塊設(shè)施（bumping?facilities）投入大量資本。此外，用于模壓系統(tǒng)和改造工具的新設(shè)備需要能夠在用于扇出型方案的拾取與放置系統(tǒng)中實(shí)現(xiàn)晶圓傳送。

為最小化或免去上述費(fèi)用，需要改進(jìn)扇出型半導(dǎo)體封裝工藝，使其能夠使用與當(dāng)前的晶圓級(jí)扇出型方案相關(guān)的現(xiàn)有設(shè)備工具和工藝。此外，需要生產(chǎn)出具有以下特征的扇出型半導(dǎo)體封裝以及在封裝應(yīng)用中可能存在的系統(tǒng)來(lái)：這種扇出型半導(dǎo)體封裝的外觀超薄、晶圓級(jí)芯片尺寸封裝（wafer?level?chip?scale?packaging）的I/O數(shù)較高，具有多級(jí)重分布層。此外，還需要生產(chǎn)出具有增強(qiáng)散熱性能的半導(dǎo)體封裝。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施方式大體上涉及半導(dǎo)體封裝。在一項(xiàng)實(shí)施方式中，一種用于形成半導(dǎo)體封裝的方法被提供。所述方法包括提供至少一個(gè)具有第一表面和第二表面的裸片（die）。所述裸片的第二表面包括多個(gè)導(dǎo)電墊（conductive?pad）。該方法還包括提供永久載板（permanent?carrier）以及將所述至少一個(gè)裸片連到該永久載板。所述至少一個(gè)裸片的第一表面面向所述永久載板。形成具有第一表面和第二表面的封蓋（cap）以包封所述至少一個(gè)裸片。所述封蓋的的第一表面與所述永久載板接觸，且所述封蓋的第二表面設(shè)置于不同于所述裸片的第二表面的其他平面上。

另一項(xiàng)實(shí)施方式中公開了一種用于形成半導(dǎo)體封裝的方法。所述方法包括：提供至少一個(gè)具有第一表面和第二表面的裸片堆棧（die?stack）。所述裸片堆棧的第二表面包括多個(gè)導(dǎo)電墊。提供一永久載板，且至少一個(gè)裸片堆棧被連接至所述永久載板。所述至少一個(gè)裸片堆棧的第一表面面向所述永久載板。形成具有第一表面和第二表面的封蓋以包封所述至少一個(gè)裸片堆棧。所述封蓋的第一表面與所述永久載板接觸，且所述封蓋的第二表面設(shè)置在不同于裸片堆棧的第二表面的其他平面上。

參閱以下說(shuō)明和附圖可以清楚地了解這些實(shí)施方式以及本專利申請(qǐng)文件公開的其他優(yōu)點(diǎn)和特征。此外，應(yīng)了解，本專利申請(qǐng)文件所述的各種實(shí)施方式的特征并不是互相排斥的，且可以進(jìn)行各種組合和置換。

附圖說(shuō)明

在附圖中，類似的參考標(biāo)號(hào)通常是指不同視圖中的相同的部分。同時(shí)，附圖不必按比例繪制，而通常將重點(diǎn)放在說(shuō)明本發(fā)明的原理上。在以下說(shuō)明中，將參考以下附圖來(lái)說(shuō)明本發(fā)明的各項(xiàng)實(shí)施方式，其中：

圖1和圖2描繪的是半導(dǎo)體封裝的各種實(shí)施方式；以及

圖3a-h和圖4a-c描繪的是用于形成半導(dǎo)體封裝的方法的各種實(shí)施方式。

具體實(shí)施方式

各項(xiàng)實(shí)施方式涉及半導(dǎo)體封裝和用于形成半導(dǎo)體封裝的方法。所述封裝用于封裝一個(gè)或多個(gè)半導(dǎo)體裸片或芯片。如果存在一個(gè)以上的裸片，所述裸片可采用平面布置、垂直布置或這二種布置的組合來(lái)進(jìn)行排列。例如，裸片可包括存儲(chǔ)裝置、邏輯裝置、通信裝置、光電裝置、數(shù)字信號(hào)處理器（DSPs）、微控制器、系統(tǒng)級(jí)芯片（SOCs）以及其他類型的裝置或上述裝置的組合。此類封裝可能并入電子產(chǎn)品或設(shè)備中，如電話、計(jì)算機(jī)、移動(dòng)裝置和移動(dòng)智能產(chǎn)品。也可將所述封裝并入其他類型的產(chǎn)品中。

圖1描繪的是半導(dǎo)體封裝100的一個(gè)實(shí)施方式的簡(jiǎn)化截面圖，其中詳細(xì)顯示了A’部分。所述封裝包括組合式或集成式布線基片110。布線基片包括第一主表面111和第二主表面112。例如，第一主表面可能指頂面，而第二主表面可能指底面。也可指定其他表面作為所述第一和第二主表面。在一項(xiàng)實(shí)施方式中，布線基片的第一主表面包括第一區(qū)域和第二區(qū)域111a-b。例如，第一區(qū)域是上面安裝有裸片150的裸片或芯片區(qū)域，而第二區(qū)域是非裸片區(qū)域。在一項(xiàng)實(shí)施方式中，非裸片區(qū)域圍繞裸片區(qū)域。例如，裸片區(qū)域可設(shè)置于其中安裝有裸片150的中心部分以及位于裸片連接區(qū)域之外的非裸片區(qū)域111b中。例如，裸片區(qū)域可同心設(shè)置在布線基片外圍內(nèi)。也可使用裸片和非裸片區(qū)域的其他配置。

所述裸片可以是半導(dǎo)體裸片或芯片。例如，裸片可以是任意類型的集成電路（IC），如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）、靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）和包括可編程只讀存儲(chǔ)器（PROM）和閃存（flash?memory）在內(nèi)的各種類型的非易失性存儲(chǔ)器等存儲(chǔ)裝置，光電裝置、邏輯裝置、通信裝置、數(shù)字信號(hào)處理器（DSP）、微控制器、系統(tǒng)級(jí)芯片，以及其他類型的裝置。