[發(fā)明專利]晶片封裝體及其形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201210143672.9
• 申請(qǐng)日: 2012-05-09
• 公開(kāi)（公告）號(hào): CN102779809A
• 公開(kāi)（公告）日: 2012-11-14
• 發(fā)明（設(shè)計(jì)）人: 劉建宏
• 申請(qǐng)（專利權(quán)）人: 精材科技股份有限公司
• 主分類號(hào): H01L23/538
• 分類號(hào): H01L23/538;H01L21/768;B81B7/00;B81C3/00
• 代理公司: 北京林達(dá)劉知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11277
• 代理人: 劉新宇

技術(shù)領(lǐng)域

本發(fā)明有關(guān)于晶片封裝體，且特別是有關(guān)于微機(jī)電系統(tǒng)晶片封裝體(MEMS?chip?packages)。

背景技術(shù)

隨著電子產(chǎn)品朝向輕、薄、短、小發(fā)展的趨勢(shì)，半導(dǎo)體晶片的封裝結(jié)構(gòu)也朝向多晶片封裝(multi-chip?package,MCP)結(jié)構(gòu)發(fā)展，以達(dá)到多功能和高性能要求。多晶片封裝結(jié)構(gòu)是將不同類型的半導(dǎo)體晶片，例如邏輯晶片、模擬晶片、控制晶片或存儲(chǔ)器晶片，整合在單一封裝基底之上。

不同晶片之間可通過(guò)焊線而彼此電性連接。然而，隨著需整合的晶片數(shù)量上升，將多晶片以焊線相連接會(huì)造成封裝體體積無(wú)法有效縮小，且亦會(huì)占去過(guò)多面積而造成制作成本增加，不利于可攜式電子產(chǎn)品的應(yīng)用。

發(fā)明內(nèi)容

本發(fā)明提供一種晶片封裝體，包括：一第一基底；一第二基底，設(shè)置于該第一基底之上，其中該第二基底具有貫穿該第二基底之至少一開(kāi)口，該至少一開(kāi)口于該第二基底之中劃分出彼此電性絕緣的多個(gè)導(dǎo)電區(qū)；一第一絕緣層，設(shè)置于該第一基底之一側(cè)邊之上，且填充于該第二基底之該至少一開(kāi)口之中；一承載基底，設(shè)置于該第二基底之上；一第二絕緣層，設(shè)置于該承載基底之一表面及一側(cè)壁之上；以及一導(dǎo)電層，設(shè)置于該承載基底上之該第二絕緣層之上，且電性接觸所述導(dǎo)電區(qū)中的一導(dǎo)電區(qū)。

本發(fā)明所述的晶片封裝體，該導(dǎo)電層自該承載基底的該表面上的該第二絕緣層沿著該承載基底的該側(cè)壁朝該第二基底延伸。

本發(fā)明所述的晶片封裝體，還包括：一防焊層，設(shè)置于該導(dǎo)電層之上，其中該防焊層具有露出該導(dǎo)電層的一開(kāi)口；以及一導(dǎo)電凸塊，設(shè)置于該防焊層的該開(kāi)口之中，且電性接觸該導(dǎo)電層。

本發(fā)明所述的晶片封裝體，該防焊層包覆該導(dǎo)電層的鄰近所述導(dǎo)電區(qū)中的一導(dǎo)電區(qū)的一部分的一側(cè)邊。

本發(fā)明所述的晶片封裝體，該導(dǎo)電層延伸進(jìn)入該第二基底之中。

本發(fā)明所述的晶片封裝體，該承載基底的該側(cè)壁傾斜于該承載基底的該表面。

本發(fā)明所述的晶片封裝體，還包括一第二導(dǎo)電層，設(shè)置于該承載基底及該第二絕緣層之上，且電性接觸所述導(dǎo)電區(qū)中的一導(dǎo)電區(qū)，其中該第二導(dǎo)電層不電性連接該導(dǎo)電層。

本發(fā)明所述的晶片封裝體，該第一基底的該側(cè)邊傾斜于該第一基底的面向該第二基底的一表面。

本發(fā)明所述的晶片封裝體，該第一絕緣層填充于該第一基底與該第二基底之間的一間隙之中，且覆蓋于該第一基底的一底表面之上。

本發(fā)明所述的晶片封裝體，還包括一支撐基板，設(shè)置于該第一基底之下，其中該第一絕緣層夾于該第一基底的該底表面與該支撐基板之間。

本發(fā)明提供一種晶片封裝體的形成方法，包括：提供一第一基底；將一第二基底設(shè)置于該第一基底之上，其中該第二基底具有貫穿該第二基底之至少一開(kāi)口，該至少一開(kāi)口于該第二基底之中劃分出彼此電性絕緣的多個(gè)導(dǎo)電區(qū)；將一承載基底設(shè)置于該第二基底之上；自該第一基底之一底表面部分移除該第一基底以形成至少一第一溝槽開(kāi)口，該至少一第一溝槽開(kāi)口露出該第二基底之該至少一開(kāi)口及該些導(dǎo)電區(qū)；于該至少一第一溝槽開(kāi)口之一側(cè)壁上形成一第一絕緣層，其中該第一絕緣層填充于該第二基底之該至少一開(kāi)口之中；自該承載基底之一上表面部分移除該承載基底以形成朝該第二基底延伸之至少一溝槽；于該承載基底之一表面及該至少一溝槽之一側(cè)壁上形成一第二絕緣層；以及于該第二絕緣層之上形成一導(dǎo)電層，其中該導(dǎo)電層電性接觸所述導(dǎo)電區(qū)中的一導(dǎo)電區(qū)。

本發(fā)明所述的晶片封裝體的形成方法，還包括在形成至少一第一溝槽開(kāi)口之前，薄化該第一基底。

本發(fā)明所述的晶片封裝體的形成方法，還包括在形成該至少一溝槽之前，薄化該承載基底。

本發(fā)明所述的晶片封裝體的形成方法，還包括：于該導(dǎo)電層之上形成一防焊層，該防焊層具有露出該導(dǎo)電層的一開(kāi)口；以及于該防焊層的該開(kāi)口中形成一導(dǎo)電凸塊，該導(dǎo)電凸塊電性接觸該導(dǎo)電層。

本發(fā)明所述的晶片封裝體的形成方法，還包括切割移除部分的該第二絕緣層以于該第二絕緣層中形成一第二溝槽開(kāi)口，該第二溝槽開(kāi)口露出該第二基底的該至少一開(kāi)口及所述導(dǎo)電區(qū)。

本發(fā)明所述的晶片封裝體的形成方法，該第二溝槽開(kāi)口延伸進(jìn)入該第二基底之中。

本發(fā)明所述的晶片封裝體的形成方法，還包括于該第二絕緣層之上形成一第二導(dǎo)電層，其中該第二導(dǎo)電層電性接觸所述導(dǎo)電區(qū)中的一導(dǎo)電區(qū)，且該第二導(dǎo)電層不電性連接該導(dǎo)電層。

本發(fā)明所述的晶片封裝體的形成方法，該導(dǎo)電層及該第二導(dǎo)電層的形成步驟包括：于該第二絕緣層上形成一導(dǎo)電材料層；以及將該導(dǎo)電材料層圖案化以形成該導(dǎo)電層及該第二導(dǎo)電層。