[發明專利]一種功率MOS器件結構

在審

• 申請號: 201210142749.0
• 申請日: 2012-05-10
• 公開（公告）號: CN103390647A
• 公開（公告）日: 2013-11-13
• 發明（設計）人: 章舒;何延強;羅澤煌;吳孝嘉
• 申請（專利權）人: 無錫華潤上華半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/49
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種功率MOS（Power?Metal-Oxide-Semiconductor?Field-Effect?Transistor）的器件結構，尤其涉及一種低導通電阻的功率MOS器件結構，屬于半導體器件制造領域。

背景技術

功率MOS器件工作時的漏源導通電阻決定了它的應用功率，當導通電阻很小時，器件就會提供一個很好的開關特性，會有較大的輸出電流，從而可以具有更強的驅動能力。盡可能地降低導通電阻，是功率MOS器件所追求的目標。

由導通電阻的計算公式????????????????????????????????????????????????可得，溝道寬度W越大，導通電阻R越低。因此，功率MOS器件可采用多個LDMOS（Lateral?Double-diffused?MOS）基本單元并聯的方式，實現增加總的溝道寬度，以降低導通電阻。

現有的多個LDMOS基本單元并聯的功率MOS器件包括芯片內部器件和芯片外部器件，其中芯片內部器件為多個LDMOS基本單元并聯組成；芯片外部器件為位于芯片外部的焊接墊（Bonding?PAD）區域。焊接墊是用于對芯片內部器件進行外部連接的部件，通常焊接墊制作在芯片以外區域，其材質可以是鋁銅等導電金屬，在芯片管芯中所占的面積達到5~20%。圖1為現有技術中多個LDMOS基本單元并聯的功率MOS器件的版圖設計示意圖，條狀區域代表多個LDMOS基本單元，塊狀區域代表焊接墊區域。現有的設計中，考慮到封裝打線時應力大，容易損傷焊接墊下面的器件，通常不在焊接墊下面放置器件。圖2為對應圖1的多個LDMOS基本單元并聯的功率MOS器件縱向剖面示意圖，主要包括多個LDMOS基本單元100和焊接墊區域101，其中上層金屬103未被鈍化層102覆蓋的區域作為焊接墊。

為了進一步降低導通電阻，需要增加LDMOS基本單元的數量，由于現有的方法在Bonding?PAD下面不放置器件，?LDMOS基本單元的數量越多，器件占用的芯片面積越大，因此成本會越高。

有鑒于此，本發明將提供一種新的功率MOS器件結構，將焊接墊區域面積加以利用，從而可有效降低導通電阻，維持芯片面積不變，也即維持成本不變。

發明內容

本發明要解決的技術問題在于提供一種功率MOS器件結構，可有效降低器件的導通電阻。

為了解決上述技術問題，本發明采用如下技術方案：

一種功率MOS器件結構，包括多個LDMOS基本單元和多個焊接墊；所述多個LDMOS基本單元并聯，并與所述多個焊接墊通過金屬電連接，以引出所述多個LDMOS基本單元的柵端、源端、漏端及襯底；其特征在于：

所述多個焊接墊正下方設有LDMOS基本單元；所述多個焊接墊包括厚度為3.5um至4.5um、線寬為1.5um至2.5um的單層金屬。

作為本發明的優選方案，所述多個焊接墊與所述多個LDMOS基本單元之間設有第一金屬層，所述多個LDMOS基本單元、所述第一金屬層與所述多個焊接墊之間通過金屬栓電連接。

作為本發明的優選方案，所述多個焊接墊包括柵極焊接墊、源極焊接墊、漏極焊接墊以及襯底焊接墊以分別引出并聯的所述多個LDMOS基本單元的柵端、源端、漏端及襯底。

作為本發明的優選方案，所述單層金屬為鋁銅金屬或者鋁硅銅金屬。

作為本發明的優選方案，所述多個焊接墊還包括位于單層金屬之下的阻擋層。所述阻擋層包括鈦層和氮化鈦層，該鈦層的厚度為300?~600?，該氮化鈦層的厚度為300?~800?。

作為本發明的優選方案，所述多個焊接墊還包括位于單層金屬之上的抗反射層。所述抗反射層包括鈦層和氮化鈦層，該鈦層的厚度為100?~400?，該氮化鈦層的厚度為250?~400?。

作為本發明的優選方案，所述功率MOS器件結構表面覆蓋有鈍化層，所述鈍化層上設有開口以將所述多個焊接墊露出。所述鈍化層從下至上依次包括：厚度為1k?至2k?等離子體富硅氧化膜層、厚度為10k?至20k?的高密度等離子體二氧化硅膜層以及厚度為7k?至11k?的等離子體氮化硅膜層。

本發明的有益效果在于：本發明將功率MOS器件中焊接墊以下的芯片面積充分利用，在不增加芯片總面積的前提下，增加了并聯LDMOS基本單元的數量，可有效降低導通電阻。其中采用厚金屬結構的工藝制作線寬2um下約4um厚的焊接墊，可以緩解應力，避免焊壓工藝對器件性能造成影響，保證了器件性能的可靠性。

附圖說明