[發(fā)明專利]時鐘切換電路和時鐘切換方法

無效

• 申請?zhí)枺?/td>: 201210142508.6
• 申請日: 2012-05-04
• 公開（公告）號: CN102778917A
• 公開（公告）日: 2012-11-14
• 發(fā)明（設(shè)計）人: 小菅莊司
• 申請（專利權(quán)）人: 索尼公司
• 主分類號: G06F1/04
• 分類號: G06F1/04;H03K5/125
• 代理公司: 北京東方億思知識產(chǎn)權(quán)代理有限責(zé)任公司 11258
• 代理人: 宋鶴

技術(shù)領(lǐng)域

本公開涉及時鐘切換電路和時鐘切換方法，更具體地涉及用于使時鐘切換被以更高的穩(wěn)定性執(zhí)行的時鐘切換電路和時鐘切換方法。

背景技術(shù)

存在根據(jù)相關(guān)技術(shù)的時鐘切換電路，其中這些電路將與某時鐘同步的輸入數(shù)據(jù)轉(zhuǎn)換為與不同時鐘同步的數(shù)據(jù)，并且輸出轉(zhuǎn)換后的數(shù)據(jù)。在時鐘切換電路中，在可讀/可寫雙端口RAM(隨機存取存儲器)的寫入地址和讀取地址的相位之間進(jìn)行比較，以控制寫入地址和讀取地址從而使得它們之間不會發(fā)生沖突。

例如，存在這樣的時鐘切換電路，其中該時鐘切換電路基于寫入幀脈沖信號來控制寫入地址，并且基于具有與寫入幀脈沖信號的相位不同的相位的讀取幀脈沖信號來控制讀取地址(例如，參見JP-A-2004-140619(專利文獻(xiàn)1))。

存在監(jiān)控寫入地址和讀取地址的相位的時鐘切換電路。當(dāng)相位相互接近而在它們之間只剩預(yù)定距離時，寫入地址和讀取地址被初始化以使它們之間保持某個距離(例如，參見JP-A-2009-218885(專利文獻(xiàn)2))。

提出了這樣的光學(xué)信號傳輸系統(tǒng)，其中該系統(tǒng)通過使用PLL(鎖相環(huán))電路的相位比較器來比較FIFO(先入先出)存儲器的寫入地址和讀取地址的相位來執(zhí)行高階傳輸幀拆裝((destuffing))的處理，從而適當(dāng)?shù)乜刂茖懭氲刂泛妥x取地址(例如，參見JP-A-2008-148250(專利文獻(xiàn)3))。

發(fā)明內(nèi)容

專利文獻(xiàn)1中公開的技術(shù)是基于以下假設(shè)的：寫入幀脈沖信號的相位與讀取幀脈沖信號的相位之間不存在重疊。但是，沒有公開做出用于防止這些相位相互重疊的設(shè)置的手段，并且在實際中不能穩(wěn)定地執(zhí)行時鐘切換。

根據(jù)專利文獻(xiàn)2公開的技術(shù)，即使在寫入地址和讀取地址的相位變得相互接近時電路也能穩(wěn)定地進(jìn)行操作，寫入地址和讀取地址也會由于時鐘波動而被初始化。于是，不能保證經(jīng)歷時鐘切換的數(shù)據(jù)的有效性。

在專利文獻(xiàn)3中公開的高階傳輸幀的拆裝的情況中，由于拆裝頻率低，所以即使在PLL電路的時鐘出現(xiàn)了由于拆裝導(dǎo)致的改變時，該改變也不明顯并且將不會影響PLL電路的操作。但是，當(dāng)專利文獻(xiàn)3中公開的技術(shù)被應(yīng)用于時鐘切換電路時，用于控制寫入地址和讀取地址的相位的相位控制信息被以比拆裝頻率更高的頻率生成。所以，如果相位控制信息包括錯誤，則PLL電路的操作將會受到影響。結(jié)果，PLL電路執(zhí)行時鐘再同步，并且PLL電路的操作可能會變得不穩(wěn)定，這會對設(shè)置在該電路下游的系統(tǒng)造成不利影響。

在這種情況下，希望使時鐘切換被以更高的穩(wěn)定性執(zhí)行。

本公開的實施例涉及一種時鐘切換電路，該時鐘切換電路將輸入到其的與第一時鐘同步的數(shù)據(jù)作為與第二時鐘同步的輸出數(shù)據(jù)輸出。該電路包括：雙端口RAM，其能夠相互獨立地執(zhí)行寫入和讀取操作；寫入地址控制部件，其控制雙端口RAM的寫入地址，其中輸入數(shù)據(jù)被寫入在寫入地址中；空白地址檢測部件，其檢測寫入地址中的沒有被寫入輸入數(shù)據(jù)的空白地址；以及讀取地址轉(zhuǎn)換部件，其將雙端口RAM的除空白地址以外的寫入地址轉(zhuǎn)換為讀取地址，其中輸出數(shù)據(jù)被從讀取地址讀出。

該時鐘切換電路還可以包括：相位同步電路，其在寫入地址的最高有效位的相位和讀取地址的最高有效位的相位之間建立同步。讀取地址轉(zhuǎn)換部件可以對與寫入地址的最高有效位的相位同步的讀取地址的最高有效位的相位進(jìn)行反轉(zhuǎn)。

第一時鐘的頻率可以比第二時鐘的頻率高，并且第一時鐘的頻率與第二時鐘的頻率之比可以是由整數(shù)表示的比值。

讀取地址轉(zhuǎn)換部件可以基于以下表格將寫入地址轉(zhuǎn)換為讀取地址，其中在該表格上空白地址和讀取地址被根據(jù)整數(shù)比值相關(guān)聯(lián)。

本公開的另一實施例涉及一種由時鐘切換電路執(zhí)行的時鐘切換方法，該時鐘切換電路將輸入到該時鐘切換電路的與第一時鐘同步的數(shù)據(jù)作為與第二時鐘同步的輸出數(shù)據(jù)輸出，并且包括能夠相互獨立地執(zhí)行寫入和讀取操作的雙端口RAM。該方法包括：控制雙端口RAM的寫入地址，其中輸入數(shù)據(jù)被寫入在寫入地址中；檢測寫入地址中沒有被寫入輸入數(shù)據(jù)的空白地址；以及將雙端口RAM的除空白地址以外的寫入地址轉(zhuǎn)換為讀取地址，其中輸出數(shù)據(jù)被從讀取地址讀出。

在本公開的實施例的雙端口RAM中，輸入數(shù)據(jù)被寫入的寫入地址被控制。寫入地址中的沒有被寫入輸入數(shù)據(jù)的空白地址被檢測出來。雙端口RAM的除空白地址以外的寫入地址被轉(zhuǎn)換為讀取地址，其中輸出數(shù)據(jù)被從讀取地址讀出。

根據(jù)本公開的實施例，可以更穩(wěn)定地執(zhí)行時鐘切換。

附圖說明

圖1是示出包括根據(jù)相關(guān)技術(shù)的時鐘切換電路的數(shù)據(jù)傳輸系統(tǒng)的示例性配置的示意圖；

圖2是用于說明多路復(fù)用數(shù)據(jù)的方法的示圖；