[發明專利]集成電路封裝和封裝方法

有效

• 申請號: 201210141249.5
• 申請日: 2012-05-09
• 公開（公告）號: CN102779808A
• 公開（公告）日: 2012-11-14
• 發明（設計）人: F.德歇;G.邁耶-貝格
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L23/498;H01L23/373;H01L21/768;H01L21/60;H01L21/48
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 王岳;劉春元

技術領域

本公開涉及用于制造電路的設備和方法，并且更特別地涉及用于封裝集成電路的設備和方法。

背景技術

通常，將集成電路（IC）芯片合并到封裝中。這樣的封裝例如提供了物理和環境保護以及散熱。而且，封裝的芯片典型地提供電引線以允許與另外的部件集成。

已開發了若干IC封裝技術。一種這樣的技術例如描述于Lee等人的于2006年7月27日提交的且于2007年2月1日公布為US?2007/0025092?A1的美國專利申請序列號11/494259“Embedded?Actives?and?Discrete?Passives?in?a?Cavity?Within?Build-up?Layers”中，該文獻的內容通過引用全部合并于此。除了其他方法以外，Lee等人公開了一種所謂的芯片最后（chip-last）方法。

與芯片最先或芯片中間工藝形成對照的是，芯片最后方法在所有積層工藝完成之后嵌入給定芯片。該方法的優點現在是公知的，然而芯片最后封裝不被認為適合于所有芯片類型。例如，對于具有背側接觸的IC以及對于其工作參數要求驅散更高熱量的那些芯片，諸如功率芯片和高性能邏輯芯片。

發明內容

在第一實現方式中，為了提供適合于包括功率芯片、具有背側接觸的芯片以及高性能邏輯芯片的大范圍芯片類型的封裝模塊，集成電路封裝包括具有形成于其中的腔體的封裝模塊。該封裝模塊可以由限定頂側、底側和其間的電路互連的連續積層形成為層制品。遵循芯片最后方法，腔體可以在封裝模塊的頂側形成。典型地，腔體的形成暴露例如在腔體底部的電路互連中的一個或多個。例如具有背側和帶有前向接觸集合的前側的芯片可以設置在腔體中，使得該前向接觸集合電連接到封裝模塊的電路互連中的一個或多個。封裝模塊上提供的頂層可以耦合到芯片的背側，并且覆蓋芯片的至少一部分和封裝模塊的頂側。

類似地，在另一實現方式中，一種集成電路封裝方法包括：由限定電路互連的連續積層制造封裝模塊；在封裝模塊的頂側形成腔體；將具有背側和帶有前向接觸集合的前側的芯片設置在腔體中，使得該前向接觸集合電連接到封裝模塊的電路互連中的一個或多個；以及將頂層耦合到芯片的背側，從而覆蓋芯片的至少一部分和封裝模塊的頂側。

以下特征中的一個或多個可以包含或結合在上面的實現方式中。芯片的背側可以是低歐姆接觸。電流可以在芯片的前向接觸集合與該低歐姆接觸之間垂直流動。芯片可以是功率電子器件芯片。頂層可以是金屬層。低歐姆接觸可以例如通過與頂層電連接而電連接到封裝模塊中形成的一個或多個通孔。芯片可以是高性能邏輯芯片。頂層可以具有促進熱擴散的導熱屬性。頂層可以附接到散熱器。頂層可以由臟等離子體形成。頂層可以是納米金屬、電鍍金屬、濺射金屬、結構化金屬、金屬箔或者其組合。頂層可以被電鍍到封裝模塊和芯片的背側，或者通過粘合劑與其耦合。頂層可以通過焊料耦合到芯片的背側和封裝模塊的頂側，例如在其上濺射之后耦合到芯片的金屬背側接觸和封裝模塊的頂表面。可替換地，諸如通過將金屬噴墨到芯片和/或封裝模塊的頂側表面上，頂層可以是印刷金屬。而且，可以諸如通過焊接到芯片的金屬背側接觸以及通過粘合到封裝的頂表面而實現單個封裝中的施加組合。該實現方式可以進一步包括通過諸如納米膏、膠合物和焊料之類的粘合裝置而耦合到頂層上的金屬箔層。芯片可以包括通硅通孔（through?silicon?via）。整個頂層或者部分頂層可以經由隔離中間層耦合到芯片的背側和封裝模塊的頂側。

附圖說明

為了進一步闡明本發明的上述和其他的優點和特征，將參照在附圖中示出的其特定實施例給出本發明的更加具體的描述。理解的是，這些附圖僅僅繪出了本發明的典型實施例并且因此不要被認為限制其范圍。本發明將通過使用附圖以附加的特異性和細節進行描述和解釋，在所述附圖中：

圖1-3通過截面圖示出了用于制造示例性封裝模塊的示例性工藝流程；

圖4圖解說明了具有含有背側接觸的芯片的示例性集成電路封裝的截面圖；

圖5圖解說明了具有頂層的示例性集成電路封裝的截面圖；

圖6圖解說明了具有散熱器和/或金屬箔層的示例性集成電路封裝的截面圖；

圖7-9圖解說明了具有頂側封裝接觸的如圖4-6中那樣的示例性集成電路封裝的截面圖；

圖10-12圖解說明了具有頂側焊盤和/或隔離中間層的如圖4-6中那樣的示例性集成電路封裝的截面圖；

圖13圖解說明了具有多個芯片的示例性集成電路封裝的截面圖；