[發(fā)明專利]一種形成雙應(yīng)力層的方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201210136018.5
• 申請(qǐng)日: 2012-05-04
• 公開（公告）號(hào): CN102683285A
• 公開（公告）日: 2012-09-19
• 發(fā)明（設(shè)計(jì)）人: 徐強(qiáng)
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L21/8238
• 分類號(hào): H01L21/8238
• 代理公司: 上海新天專利代理有限公司 31213
• 代理人: 王敏杰

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路的制造領(lǐng)域，尤其涉及一種形成雙應(yīng)力層的方法。

背景技術(shù)

在半導(dǎo)體集成電路制造工藝中，應(yīng)變硅技術(shù)(Strain?silicon)集成工藝在45納米節(jié)點(diǎn)已經(jīng)得到大范圍的應(yīng)用。應(yīng)變硅技術(shù)(Strain?silicon)是指在摻雜區(qū)域上形成可在襯底上產(chǎn)生應(yīng)力的應(yīng)力層，該應(yīng)力層的應(yīng)用能夠增加源漏極中載流子的遷移率，其中，沿溝道方向的壓應(yīng)力可以提高空穴的遷移率，而沿溝道方向的拉應(yīng)力可以提高電子的遷移率。為了對(duì)溝道內(nèi)的載流子遷移率有明顯的改進(jìn)，該引入應(yīng)力的材料層通常形成于接近溝道的表面，如在CMOS器件上直接形成具有應(yīng)力的氮化硅蝕刻阻擋層來實(shí)現(xiàn)對(duì)溝道內(nèi)的載流子遷移率的提升，具體的在NMOS的N型溝道表面形成拉應(yīng)力SiN層，在PMOS的P型溝道表面形成壓應(yīng)力SiN層。

然而，在傳統(tǒng)的雙應(yīng)力氮化硅阻擋層的工藝中，不同應(yīng)力SiN薄膜的交疊區(qū)域的處理是一個(gè)難點(diǎn)，且很容易因?yàn)樵摻化B區(qū)域而造成良率的損失。

圖1-5為本發(fā)明背景技術(shù)中傳統(tǒng)雙應(yīng)力氮化硅阻擋層的工藝流程結(jié)構(gòu)示意圖；如圖1-5所示，首先，在具有P/NMOS區(qū)域的半導(dǎo)體結(jié)構(gòu)1上沉積高壓應(yīng)力（high?compressive）氮化硅（SiN）層11，曝光、顯影后形成覆蓋在PMOS區(qū)域上的光阻12，并以光阻12為掩膜刻蝕去除覆蓋在NMOS區(qū)域上高壓應(yīng)力氮化硅層，去除光阻12后，形成只覆蓋PMOS區(qū)域上的剩余高壓應(yīng)力氮化硅層111。然后，淀積高拉應(yīng)力（high?tensile）氮化硅層13覆蓋剩余高壓應(yīng)力氮化硅層111和暴露的NMOS區(qū)域的上表面，曝光、顯影后形成覆蓋在NMOS區(qū)域上的光阻14，并以光阻14為掩膜刻蝕去除覆蓋在PMOS區(qū)域上高拉應(yīng)力氮化硅層，去除光阻14后，形成只覆蓋NMOS區(qū)域上的剩余高拉應(yīng)力氮化硅層131，并在剩余高壓應(yīng)力氮化硅層111和剩余高拉應(yīng)力氮化硅層131的交疊區(qū)域15處形成不規(guī)則的缺陷，從而造成產(chǎn)品良率的降低。

目前對(duì)于交疊區(qū)域15的問題，主要通過干法刻蝕工藝的調(diào)整或者在版圖設(shè)計(jì)時(shí)候加以考量以盡量減少對(duì)良率的影響，但均增加了工藝控制的難度，易產(chǎn)生工藝缺陷。因此急需找到一種和傳統(tǒng)工藝兼容，并且不產(chǎn)生工藝缺陷的工藝方法。

發(fā)明內(nèi)容

本發(fā)明公開了一種形成雙應(yīng)力層的方法，其中，包括以下步驟：

步驟S1：沉積高壓應(yīng)力層覆蓋一具有PMOS和NMOS區(qū)域的半導(dǎo)體結(jié)構(gòu)的上表面；

步驟S2：刻蝕去除覆蓋在NMOS區(qū)域上的高壓應(yīng)力層后，沉積高拉應(yīng)力層覆蓋剩余高壓應(yīng)力層和所述半導(dǎo)體結(jié)構(gòu)暴露部分的上表面；

步驟S3：采用光刻工藝，形成覆蓋在NMOS區(qū)域上的第二光阻，并以所述第二光阻為掩膜刻蝕去除部分覆蓋在PMOS區(qū)域上的高拉應(yīng)力層后，繼續(xù)采用遠(yuǎn)端等離子化學(xué)刻蝕工藝去除覆蓋在PMOS區(qū)域上剩余的高拉應(yīng)力層和交疊區(qū)域中的高拉應(yīng)力層，去除第二光阻。

上述的形成雙應(yīng)力層的方法，其中，還包括：步驟S2采用光刻工藝形成覆蓋在PMOS區(qū)域上的第一光阻，并以所述第一光阻為掩膜刻蝕去除覆蓋在NMOS區(qū)域上的高壓應(yīng)力層，并去除第一光阻。

上述的形成雙應(yīng)力層的方法，其中，步驟S2中采用干法刻蝕去除覆蓋在NMOS區(qū)域上的高壓應(yīng)力層。

上述的形成雙應(yīng)力層的方法，其中，步驟S3中采用干法刻蝕去除部分覆蓋在PMOS區(qū)域上的高拉應(yīng)力層。

上述的形成雙應(yīng)力層的方法，其中，所述高拉應(yīng)力層和所述高壓應(yīng)力層的材質(zhì)均為氮化硅。

上述的形成雙應(yīng)力層的方法，其中，采用NH₃、H₂、NF₃等氣體進(jìn)行遠(yuǎn)端等離子化學(xué)刻蝕工藝。

上述的形成雙應(yīng)力層的方法，其中，進(jìn)行遠(yuǎn)端等離子化學(xué)刻蝕工藝時(shí)，通過控制刻蝕時(shí)間來控制交疊區(qū)域中的高壓應(yīng)力氮化硅層。

上述的形成雙應(yīng)力層的方法，其中，所述光刻工藝包括旋涂光刻膠，曝光、顯影后，去除多余光刻膠，形成光阻。

上述的形成雙應(yīng)力層的方法，其中，所述交疊區(qū)域?yàn)楦邏簯?yīng)力層與高拉應(yīng)力層的交疊部分。

上述的形成雙應(yīng)力層的方法，其中，所述半導(dǎo)體結(jié)構(gòu)包括設(shè)置有PMOS和NMOS區(qū)域的襯底，且所述PMOS和NMOS區(qū)域上均設(shè)置有側(cè)墻和柵極結(jié)構(gòu)，一淺溝隔離槽嵌入部分所述襯底內(nèi)。