[發明專利]一種形成雙應力層的方法無效
| 申請號: | 201210136018.5 | 申請日: | 2012-05-04 |
| 公開(公告)號: | CN102683285A | 公開(公告)日: | 2012-09-19 |
| 發明(設計)人: | 徐強 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/8238 | 分類號: | H01L21/8238 |
| 代理公司: | 上海新天專利代理有限公司 31213 | 代理人: | 王敏杰 |
| 地址: | 201210 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 形成 應力 方法 | ||
1.一種形成雙應力層的方法,其特征在于,包括以下步驟:
步驟S1:沉積高壓應力層覆蓋一具有PMOS和NMOS區域的半導體結構的上表面;
步驟S2:刻蝕去除覆蓋在NMOS區域上的高壓應力層后,沉積高拉應力層覆蓋剩余高壓應力層和所述半導體結構暴露部分的上表面;
步驟S3:采用光刻工藝,形成覆蓋在NMOS區域上的第二光阻,并以所述第二光阻為掩膜刻蝕去除部分覆蓋在PMOS區域上的高拉應力層后,繼續采用遠端等離子化學刻蝕工藝去除覆蓋在PMOS區域上剩余的高拉應力層和交疊區域中的高拉應力層,去除第二光阻。
2.根據權利要求1所述的形成雙應力層的方法,其特征在于,還包括:步驟S2采用光刻工藝形成覆蓋在PMOS區域上的第一光阻,并以所述第一光阻為掩膜刻蝕去除覆蓋在NMOS區域上的高壓應力層,并去除第一光阻。
3.根據權利要求2所述的形成雙應力層的方法,其特征在于,步驟S2中采用干法刻蝕去除覆蓋在NMOS區域上的高壓應力層。
4.根據權利要求3所述的形成雙應力層的方法,其特征在于,步驟S3中采用干法刻蝕去除部分覆蓋在PMOS區域上的高拉應力層。
5.根據權利要求4所述的形成雙應力層的方法,其特征在于,所述高拉應力層和所述高壓應力層的材質均為氮化硅。
6.根據權利要求1-5中任意一項所述的形成雙應力層的方法,其特征在于,采用NH3、H2、NF3氣體進行遠端等離子化學刻蝕工藝。
7.根據權利要求6所述的形成雙應力層的方法,其特征在于,進行遠端等離子化學刻蝕工藝時,通過控制刻蝕時間來控制交疊區域中的高壓應力氮化硅層。
8.根據權利要求7所述的形成雙應力層的方法,其特征在于,所述光刻工藝包括旋涂光刻膠,曝光、顯影后,去除多余光刻膠,形成光阻。
9.根據權利要求8所述的形成雙應力層的方法,其特征在于,所述交疊區域為高壓應力層與高拉應力層的交疊部分。
10.根據權利要求9所述的形成雙應力層的方法,其特征在于,所述半導體結構包括設置有PMOS和NMOS區域的襯底,且所述PMOS和NMOS區域上均設置有側墻和柵極結構,一淺溝隔離槽嵌入部分所述襯底內。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201210136018.5/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





