[發(fā)明專利]FinFET結(jié)構(gòu)及其制造方法

無效

• 申請?zhí)枺?/td>: 201210135267.2
• 申請日: 2012-05-03
• 公開（公告）號: CN103383961A
• 公開（公告）日: 2013-11-06
• 發(fā)明（設(shè)計）人: 趙猛
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時云

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種FinFET結(jié)構(gòu)及其制造方法。?

背景技術(shù)

MOSFET（金屬氧化半導(dǎo)體場效應(yīng)晶體管）是大部分半導(dǎo)體器件的主要構(gòu)件，當(dāng)溝道長度小于100nm時，傳統(tǒng)的MOSFET中，由于圍繞有源區(qū)的半導(dǎo)體襯底的半導(dǎo)體材料使源極和漏極區(qū)間互動，漏極與源極的距離也隨之縮短，產(chǎn)生短溝道效應(yīng)，這樣一來柵極對溝道的控制能力變差，柵極電壓夾斷(pinch?off)溝道的難度也越來越大，如此便使亞閥值漏電（Subthrehhold?leakage）現(xiàn)象更容易發(fā)生。?

鰭式場效晶體管（Fin?Field?effect?transistor，F(xiàn)inFET）是一種新的金屬氧化半導(dǎo)體場效應(yīng)晶體管，其結(jié)構(gòu)通常在絕緣體上硅（SOI）基片上形成，包括狹窄而孤立的硅條（即垂直型的溝道結(jié)構(gòu)，也稱鰭片），鰭片兩側(cè)帶有柵極結(jié)構(gòu)。FinFET結(jié)構(gòu)使得器件更小，性能更高。?

如圖1所示，現(xiàn)有技術(shù)中一種FinFET器件的結(jié)構(gòu)，包括：襯底10、源極11、漏極12、鰭形溝道區(qū)13、以及圍繞在鰭形溝道區(qū)13兩側(cè)及上方的導(dǎo)電柵極結(jié)構(gòu)14。其中，源極11、漏極12與鰭形溝道區(qū)13，是通過圖案化覆蓋于SOI襯底電介質(zhì)層上的應(yīng)變硅層以及離子注入工藝獲得，所述鰭形溝道區(qū)13通常為長方體狀的，即其與源極11區(qū)和漏極12區(qū)呈“H”字形。所述鰭形溝道區(qū)13的厚度極薄，且其凸出的三個面均為受控面，受到柵極的控制，可以構(gòu)造出全耗盡結(jié)構(gòu)，徹底切斷溝道的導(dǎo)電通路。然而這種長方體狀的鰭形溝道區(qū)13中的載流子容易散射，導(dǎo)致存儲電荷能力不強。?

隨著半導(dǎo)體業(yè)界向22nm技術(shù)節(jié)點挺進，要求制造的FinFET器件具有更小尺寸和更高驅(qū)動電流，盡管現(xiàn)有技術(shù)中可以通過諸如預(yù)非晶化注入（PAI）技術(shù)、應(yīng)力引入技術(shù)等來使得LDD和Halo注入形成更淺的FinFET器件的超淺結(jié)?（USJ），改善短溝道效應(yīng)（SCE），提高FinFET器件的驅(qū)動電流，但是現(xiàn)有技術(shù)中的FinFET器件的結(jié)構(gòu)，尤其是鰭形溝道區(qū)13的結(jié)構(gòu)，限制了FinFET器件性能的提高，已經(jīng)不能滿足制造更小尺寸和更高驅(qū)動電流的FinFET器件的要求。?

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種FinFET結(jié)構(gòu)及其制造方法，通過形成三棱柱鰭形溝道區(qū)提高FinFET器件的驅(qū)動電流。?

為解決上述問題，本發(fā)明提出一種FinFET結(jié)構(gòu)，包括：?

半導(dǎo)體襯底；?

位于所述半導(dǎo)體襯底上的源極和漏極；?

位于所述源極與漏極之間的呈三棱柱狀的鰭形溝道區(qū)；以及，?

圍繞在所述鰭形溝道區(qū)的兩側(cè)及上方的柵極結(jié)構(gòu)。?

進一步的，所述半導(dǎo)體襯底為絕緣體上硅襯底或絕緣體上硅鍺襯底。?

進一步的，所述鰭形溝道區(qū)的底部寬度為5nm~100nm。?

進一步的，所述柵極結(jié)構(gòu)包括依次圍繞在所述鰭形溝道區(qū)的兩側(cè)及上方的柵介質(zhì)層以及柵極層。?

進一步的，所述柵介質(zhì)層為氧化層單層結(jié)構(gòu)或氧化層和高k介質(zhì)層堆疊結(jié)構(gòu)。?

進一步的，所述柵介質(zhì)層的厚度為?

進一步的，所述柵極層包括多晶硅和金屬材料中的至少一種。?

進一步的，所述柵極層的厚度為30nm~800nm。?

本發(fā)明還提供一種FinFET結(jié)構(gòu)的制造方法，包括以下步驟：?

提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成覆蓋溝道區(qū)的圖案化的掩膜層；?

以所述圖案化的掩膜層為掩膜，對暴露出的半導(dǎo)體襯底進行預(yù)非晶化離子注入，形成上寬下窄的梯形非晶區(qū)，去除所述掩膜層；?

干法刻蝕去除所述梯形非晶區(qū)，形成呈三棱柱狀的鰭形溝道區(qū)；?

形成圍繞在所述形溝道區(qū)兩側(cè)和上方的柵極結(jié)構(gòu)。?

進一步的，所述半導(dǎo)體襯底為絕緣體上硅襯底或絕緣體上硅鍺襯底。?

進一步的，所述預(yù)非晶化離子注入的離子包括Si、Ge、Xe、In、As中的?至少一種。?

進一步的，所述預(yù)非晶化離子注入的角度為15~60o，劑量為1E15/cm²~2E16/cm²，能量為5KeV~100KeV。?

進一步的，所述干法刻蝕去除所述溝道區(qū)的半導(dǎo)體襯底的厚度為10nm~200nm。?