[發明專利]FinFET結構及其制造方法

無效

• 申請號: 201210135267.2
• 申請日: 2012-05-03
• 公開（公告）號: CN103383961A
• 公開（公告）日: 2013-11-06
• 發明（設計）人: 趙猛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

1.一種FinFET結構，其特征在于，包括：

半導體襯底；

位于所述半導體襯底上的源極和漏極；

位于所述源極與漏極之間的呈三棱柱狀的鰭形溝道區；以及

圍繞在所述鰭形溝道區的兩側及上方的柵極結構。

2.如權利要求1所述的FinFET結構，其特征在于，所述半導體襯底為絕緣體上硅襯底或絕緣體上硅鍺襯底。

3.如權利要求1所述的FinFET結構，其特征在于，所述鰭形溝道區的底部寬度為5nm~100nm。

4.如權利要求1所述的FinFET結構，其特征在于，所述柵極結構包括依次圍繞在所述鰭形溝道區的兩側及上方的柵介質層以及柵極層。

5.如權利要求4所述的FinFET結構，其特征在于，所述柵介質層為氧化層單層結構或氧化層和高k介質層堆疊結構。

6.如權利要求4或5所述的FinFET結構，其特征在于，所述柵介質層的厚度為

7.如權利要求4所述的FinFET結構，其特征在于，所述柵極層包括多晶硅和金屬材料中的至少一種。

8.如權利要求4或7所述的FinFET結構，其特征在于，所述柵極層的厚度為30nm~800nm。

9.一種FinFET結構的制造方法，其特征在于，包括：

提供半導體襯底，在所述半導體襯底上形成覆蓋溝道區的圖案化的掩膜層；

以所述圖案化的掩膜層為掩膜，對暴露出的半導體襯底進行預非晶化離子注入，形成上寬下窄的梯形非晶區，去除所述掩膜層；

干法刻蝕去除所述梯形非晶區，形成呈三棱柱狀的鰭形溝道區；

形成圍繞在所述形溝道區兩側和上方的柵極結構。

10.如權利要求9所述的FinFET結構的制造方法，其特征在于，所述半導體襯底為絕緣體上硅襯底或絕緣體上硅鍺襯底。

11.如權利要求9所述的FinFET結構的制造方法，其特征在于，所述預非晶化離子注入的離子包括Si、Ge、Xe、In、As中的至少一種。

12.如權利要求9所述的FinFET結構的制造方法，其特征在于，所述預非晶化離子注入的角度為15~60o，劑量為1E15/cm²~2E16/cm²，能量為5KeV~100KeV。

13.如權利要求9所述的FinFET結構的制造方法，其特征在于，所述干法刻蝕去除所述溝道區的半導體襯底的厚度為10nm~200nm。

14.如權利要求9所述的FinFET結構的制造方法，其特征在于，所述鰭形溝道區的底部寬度為5nm~100nm。

15.如權利要求9所述的FinFET結構的制造方法，其特征在于，所述柵極結構包括依次圍繞在所述鰭形溝道區的兩側及上方的柵介質層以及柵極層。

16.如權利要求15所述的FinFET結構的制造方法，其特征在于，所述柵介質層的厚度為

17.如權利要求15所述的FinFET結構的制造方法，其特征在于，所述柵極層的厚度為30nm~800nm。