[發(fā)明專利]具有可編程抽頭的判定反饋均衡器有效
| 申請?zhí)枺?/td> | 201210135199.X | 申請日： | 2012-04-28 |
| 公開（公告）號： | CN103107964A | 公開（公告）日： | 2013-05-15 |
| 發(fā)明（設(shè)計(jì)）人： | 黃明杰;陳晶晶;陳建宏;鐘道文;林志昌;隋彧文 | 申請（專利權(quán)）人： | 臺灣積體電路制造股份有限公司 |
| 主分類號： | H04L25/03 | 分類號： | H04L25/03 |
| 代理公司： | 北京德恒律師事務(wù)所 11306 | 代理人： | 陸鑫;房嶺梅 |
| 地址： | 中國臺*** | 國省代碼： | 中國臺灣;71 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 具有 可編程 抽頭 判定 反饋 均衡器 | ||
1.一種具有可編程抽頭的判定反饋均衡器(DFE)，包括：
加法器，被配置為接收DFE輸入信號；
多個(gè)延遲元件，連接至所述加法器，其中，所述多個(gè)延遲元件串聯(lián)連接，并且每個(gè)延遲元件都提供所述延遲元件的輸入信號的對應(yīng)延遲信號；以及
權(quán)重發(fā)生器，被配置為提供多個(gè)抽頭權(quán)重，
其中，所述DFE被配置為將每個(gè)抽頭權(quán)重乘以來自對應(yīng)延遲元件的所述對應(yīng)延遲信號以提供多個(gè)抽頭輸出，脈沖響應(yīng)是響應(yīng)于通過信道傳輸?shù)拿}沖信號的DFE輸入信號，并且基于第一閾值與對應(yīng)于對應(yīng)抽頭輸出的每個(gè)脈沖響應(yīng)或每個(gè)抽頭權(quán)重的比較，每個(gè)抽頭輸出都選擇性地被啟用添加至所述加法器或者被禁用。
2.根據(jù)權(quán)利要求1所述的DFE，還包括：限幅器，連接在所述加法器和所述多個(gè)延遲元件的第一延遲元件之間，其中，其他延遲元件在所述第一延遲元件之后串聯(lián)連接。
3.根據(jù)權(quán)利要求2所述的DFE，其中，基于符號-符號最小均方(SSLMS)算法，在每個(gè)時(shí)鐘周期中更新所述多個(gè)抽頭權(quán)重。
4.根據(jù)權(quán)利要求3所述的DFE，其中，基于限幅器輸入減去限幅器輸出來計(jì)算所述SSLMS算法的第一符號元素。
5.根據(jù)權(quán)利要求4所述的DFE，其中，基于所述限幅器輸出計(jì)算所述SSLMS算法的第二符號元素。
6.根據(jù)權(quán)利要求3所述的DFE，其中，如果對應(yīng)的抽頭權(quán)重小于指定值，則減小所述加法器的偏差因數(shù)，使得在每個(gè)時(shí)鐘周期中的抽頭權(quán)重改變對所述抽頭權(quán)重具有相對較小的總體影響。
7.根據(jù)權(quán)利要求1所述的DFE，其中，將所述DFE進(jìn)一步配置為啟用多達(dá)最大數(shù)量的抽頭輸出，并且最大數(shù)量是可編程的。
8.根據(jù)權(quán)利要求1所述的DFE，其中，基于第二閾值與對應(yīng)于對應(yīng)抽頭輸出的每個(gè)脈沖響應(yīng)或每個(gè)抽頭權(quán)重的比較，每個(gè)抽頭輸出都選擇性地被啟用添加至所述加法器或被禁用，并且所述第二閾值小于所述第一閾值。
9.一種操作具有可編程抽頭的判定反饋均衡器(DFE)的方法，包括：
加法器接收DFE輸入信號；
將來自所述加法器的加法器輸出連接至多個(gè)延遲元件，其中，所述多個(gè)延遲元件串聯(lián)連接；
所述多個(gè)延遲元件的每個(gè)延遲元件都提供延遲元件的輸入信號的對應(yīng)延遲信號；
使對應(yīng)的抽頭權(quán)重乘以來自對應(yīng)延遲元件的所述延遲信號，以生成多個(gè)抽頭輸出的對應(yīng)抽頭輸出；
基于第一閾值與對應(yīng)于每個(gè)抽頭輸出的對應(yīng)脈沖響應(yīng)或?qū)?yīng)抽頭權(quán)重的比較，選擇性地啟用或禁用每個(gè)抽頭輸出，其中，響應(yīng)于通過信道傳輸?shù)拿}沖信號，所述脈沖響應(yīng)是DFE輸入信號；以及
將啟用的抽頭輸出添加至所述加法器。
10.一種具有可編程抽頭的判定反饋均衡器(DFE)，包括：
加法器，被配置為接收DFE輸入信號；
多個(gè)延遲元件，連接至所述加法器，其中，所述多個(gè)延遲元件串聯(lián)連接，并且每個(gè)延遲元件都提供延遲元件的輸入信號的對應(yīng)延遲信號；
限幅器，連接在所述加法器和所述多個(gè)延遲元件的第一延遲元件之間，其中，其他延遲元件在所述第一延遲元件之后串聯(lián)連接；以及
權(quán)重發(fā)生器，被配置為提供多個(gè)抽頭權(quán)重，
其中，所述DFE被配置為將每個(gè)抽頭權(quán)重乘以來自對應(yīng)延遲元件的對應(yīng)延遲信號以提供多個(gè)抽頭輸出，脈沖響應(yīng)是響應(yīng)于通過信道傳輸?shù)拿}沖信號的DFE輸入信號，基于第一閾值與對應(yīng)于對應(yīng)抽頭輸出的每個(gè)脈沖響應(yīng)或每個(gè)抽頭權(quán)重的比較，每個(gè)抽頭輸出都選擇性地被啟用添加至所述加法器或被禁用，至多啟用指定最大數(shù)量的抽頭輸出，并且最大數(shù)量是可編程的。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺灣積體電路制造股份有限公司，未經(jīng)臺灣積體電路制造股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201210135199.X/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
